WEKO3
-
RootNode
アイテム
スタンダードセルLSI統合レイアウトシステム(5) : 配線禁止領域自動抽出
https://ipsj.ixsq.nii.ac.jp/records/114925
https://ipsj.ixsq.nii.ac.jp/records/1149252045fff1-02f5-46d6-a17e-628017dfc092
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001330546.pdf (151.4 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1986-10-01 | |||||
| タイトル | ||||||
| タイトル | スタンダードセルLSI統合レイアウトシステム(5) : 配線禁止領域自動抽出 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Standard Cell Integrated Layout System (5) : Protection Area Extraction | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| ソニー株式会社 半導体事業本部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| SONY Corporation | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | LSIの大規模化に伴い、データ量の縮小、計算時間の短縮の面から階層設計手法が重要になってきている。この場合下位ブロックを完全にブラック・ボックス化したのではチップ全体の面積利用率が低下してしまうため下位ブロックの効率のよい抽象の方法が望まれる。本論文では、下位ブロックの抽象の方法として用いているプロテクション・エリア配線禁止領域について述べる。このプロテクション・エリアの導入によりデータ量の大幅な縮小が可能になり、ブロック上通過配線(1)、階層DRCと合わせて効率のよい階層設計が可能になった。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第33回, 号 情報システム, p. 2285-2286, 発行日 1986-10-01 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
