WEKO3
アイテム
スタンダードセルLSI統合レイアウトシステム(2) : 階層設計手法
https://ipsj.ixsq.nii.ac.jp/records/114922
https://ipsj.ixsq.nii.ac.jp/records/114922d5d9ccd1-9197-41e6-967b-87df64dd893e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001330543.pdf (159.9 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1986-10-01 | |||||
| タイトル | ||||||
| タイトル | スタンダードセルLSI統合レイアウトシステム(2) : 階層設計手法 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Standard Cell Integrated Layout System (2) : Hierachical Layout Method | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| ソニー株式会社 半導体事業本部 | ||||||
| 著者所属 | ||||||
| ソニー株式会社 半導体事業本部 | ||||||
| 著者所属 | ||||||
| ソニー株式会社 半導体事業本部 | ||||||
| 著者所属 | ||||||
| ソニー株式会社 半導体事業本部 | ||||||
| 著者所属 | ||||||
| ソニー株式会社 半導体事業本部 | ||||||
| 著者所属 | ||||||
| ソニー株式会社 半導体事業本部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| SONY Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| SONY Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| SONY Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| SONY Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| SONY Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| SONY Corporation | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 大規模回路を柔軟かつ効率よく設計する方法として、本スタンダードセルLSI統合設計システムでは、階層設計手法を導入している。特に、本レイアウトシステム(1)では、設計期間の短絡と設計効率の向上を図るため、階層の独立性を利用して、複数階層を同時にレイアウトする並行レイアウトの機能や、レイアウト済み階層を再利用し、設計財産の有効利用を図る機能を有する。本報告では、並行レイアウトと設計財産を有効利用する一手法について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第33回, 号 情報システム, p. 2279-2280, 発行日 1986-10-01 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
