

2C-2

ハードウェア品質向上に関する ランダムシーケンス試験の効果について

永津 昭人 田中 利清 安保 進
(NTT 電気通信研究所)

1. はじめに

近年、計算機の高速化・高機能化に伴うハードウェア論理設計の複雑化や市場競争の激化に伴う開発期間の短縮化などを背景として、ハードウェア開発における論理設計段階での機能検証および製造段階での論理不良の早期検出が要求されている。その一方として装置の論理機能に着目して、その機能の正常性の判定試験を行う保守試験プログラム(TMP)がある。従来、正常/異常の判定には個々の機能についてあらかじめ作成した正解値と比較する方法が一般的であった。しかし、考えられる全ての命令/データの組合せで試験することはプログラムの作成時間、作成工数の点から困難であった。本稿では、試験精度向上を目的として命令シーケンスや各種データをランダムに生成し、さまざまな組合せにより試験を行うランダムシーケンス試験方式について概要を示し、その効果の評価結果について述べる。

2. ランダムシーケンス試験の概要

ランダムシーケンス試験は、ランダムな命令順序/データの組合せを生成するとともに、シミュレーションにより作成した正解値との比較により、論理不良の検出を可能とする試験方式^①である。その試験方法を以下に示す。

- ① まず命令シーケンス、レジスタ内容、オペランドアドレス、オペランドデータを乱数を基に自動生成し、ランダムな命令シーケンス/データ値の組合せを生成する。
 - ② 作成された命令シーケンスを、論理仕様に従いシミュレーションを行い、PSWの更新、オペランドデータのフェッチ/ストア、GR/BRなどのレジスタのロード/ストアを行う。
 - ③ 対象マシンでの走行結果との比較は各種割込み発生時に行う。従って該割込み発生時の旧PSW、GR/BRレジスタ内容を正解値として格納しておく。
 - ④ 同じ命令シーケンスを、対象マシン上で走行させ、③に示した割込み発生を契機として走行結果と正解値を比較することによって、論理不良の検出を図る。
- また、正解値作成のためのシミュレーション方式として、次の2通りの方式を採用した。
- (a) 簡易シミュレーション方式...できる限り多くの命令シーケンス/各種データの組合せでの試験を実行するため、実アドレス変換や一部の割込みチェックを省略してシミュレーション時間の短縮を図った方式
 - (b) 詳細シミュレーション方式...簡易シミュレーションでは省略したアドレス変換や割込みチェックについても論理仕様通りシミュレーションを行う。それによりアドレス変換例外や空間切替えなどの試験を可能とする。

3. ランダムシーケンス試験の効果

上記試験方式の適用効果を明らかにするため、以下の各項目についてランダムシーケンス試験の効果を評価した。

(1) 試験対象項目

ランダムシーケンス試験と従来の単一機能を試験対象とするTMP群について、対象とする試験項目数の比較を行った。その結果、簡易および詳細シミュレーション方式は、従来のTMPの試験項目のうちそれぞれ66%および88%をカバーしていることがわかった(表1)。このことは、ランダムシーケンス試験方式が、範囲を限定すれば従来の単一機能試験の確認の代替としても効果があることを示している。

(2) 試験条件

ランダムシーケンス試験は、さまざまな命令シーケンス/各種データ値を等確率で発生するため、頻繁なオペ

表1 試験対象項目

方 式	割 合 (%)
従来型 TMP	100
簡易シミュレーション	66
詳細シミュレーション	88

表2 試験条件の可否

試験 条件	シミュレーション	
	簡易	詳細
標準モード	○ ^①	○
オペランド競合	○ ^①	○
レジスタ競合	○ ^①	○
命令書替え	○ ^①	○
多重割込み	△ ^②	○
アドレス変換例外	×	○
空間切替え	×	○
入出力割込み	○	○

*1 タイプ/マッピングモード切替え不可

*2 一部割込みでは不可

ランド競合、割込み多重発生などの条件は極めて小さい確率でしか発生せず、試験精度向上の観点から問題となる。これらのクリティカルな試験条件の発生に関し、簡易および詳細シミュレーション方式における実現の可否を表2に示す。オペランド競合やレジスタ競合などについては、一部機能を除き、両方式とも実現可能であるが、アドレス変換例外試験や空間切替え試験などはダイレクト／マッピングモードでのアドレス変換のシミュレーションを行う詳細シミュレーション方式でのみ試験が可能である。

(3) シミュレーション方式によるオーバヘッド

シミュレーション方式は、シミュレーションなし（同一命令シーケンスを対象マシンで複数回実行し、それぞれの実行結果を比較する方式）と比較して、論理仕様に基づいた正解値との照合が可能であるが、一方でシミュレーション時間がオーバヘッドとして現れ、実行時間の増加をもたらすという問題がある。そこで、各シミュレーション方式について実行時間を測定した（表3）。この結果、簡易シミュレーションは、シミュレーションなしに比べ約2倍の実行時間であったが、詳細シミュレーションは、オーバヘッドにより実行時間が約5倍かかることがわかった。従って簡易シミュレーション方式は、さまざまな命令シーケンス／各種データによる網羅的な組合せ試験時や定期保守、修理後の確認など短い時間に効率的に試験を行うことが必要な時に用い、詳細シミュレーション方式は、ハードウェア開発段階など設計検証段階での詳細な機能検証に利用するのが望ましい。

(4) 試験時間と論理不良検出との関係

ランダムシーケンス試験方式による論理不良検出の効果を調べるために、従来型のTMPで確認した後、ランダムシーケンス試験により検出された論理不良について、その検出状況と延べ試験時間との関係を調査した（図1）。この結果、各種競合条件の発生を考慮した試験条件（表2）により、試験を開始してから比較的短期間に検出されること（90%の検出に100時間程度）が分かった。

(5) 論理不良の検出条件

(4)で検出された論理不良について、その検出に必要と考えられる条件を検討した結果を表4に示す。その検出条件のうち、主なものは以下の通りである。

- ① 単一機能として正常であっても、割込み発生時の処理と絡み、論理不良があらわになる場合がある。
- ② 命令書き替えにより、先行制御の乱れが発生し、命令書き替え自身が失敗するか書き替え後の命令の実行を誤る。
- ③ ベージ境界をまたがるデータのフェッチ／ストアや命令シーケンス中あるいはオペランドの重複を許す命令でのオペランド競合の発生により処理を誤る。
- ④ システム制御命令、構成制御命令などが他命令へ影響を及ぼし、論理不良が検出される。

これらは、従来の単一機能の試験では検出できなかつたものであり、本ランダムシーケンス試験方式の有効性を示している。

4. おわりに

本発表では、ランダムシーケンス試験方式による論理不良の検出効果について述べた。その結果、

- ① ランダムシーケンス試験は、単一機能試験項目の多くをカバーしており、その組合せ試験が可能である。
- ② 確率的に発生しにくい各種競合条件を生成し、さまざまな命令シーケンス／各種データによる網羅的な組合せ試験を実現することにより、論理不良の早期検出に効果的である。
- ③ ランダムシーケンス試験は、論理不良検出条件として、単一機能の試験では生成できない条件やデータの網羅的試験が必須であるものに有効である。

今後の課題としては、シミュレーションが困難な制御命令や入出力命令への対応方法、命令シーケンス／各種データの作成およびシミュレーションの実行に関する高速化などである。

（参考文献）

*1 田中・永津：ランダムシーケンス試験方式に関する一考察，61年信学会総合大会，1743

表3 各方式の実行時間

方式	実行時間(相対値)
シミュレーションなし	1 (とする)
簡易シミュレーション	2.17
詳細シミュレーション	4.85




図1 試験時間と論理不良検出の関係

表4 論理不良の検出条件

検出 条件	割合 (%)
割込み発生時の処理	25.0
命令書き替え	20.0
オペランド競合	15.0
制御命令の影響	15.0
その他	25.0