

汎用プロセッサの性能試験方法の検討

2C-1

名古屋 靖

NTT電気通信研究所

1. はじめに

プロセッサの性能試験の方法として、典型的なプログラム走行によるベンチマーク試験と、性能を決定づける要素をプログラムによって個々に測定し、その積み上げによって平均命令実行時間を求める方法がある。特に後者の方法は、各要素が性能に与える影響を明確にすることから、ハードウェア、ファームウェアの設計評価のための有効な手段となる。しかし、大型プロセッサのように高速化のための多数の機構を有している場合、後者の測定を正確に行うためには、他の機構の影響をすべて排除した上で、特定要素の測定を行う必要があり、ハードウェア構造に対応して異なる方法を用いなければならない。本稿では、最近の汎用大型プロセッサのハードウェア構造に注目し、後者の性能試験を実施するための各要素の測定方法を提案する。

2. 性能を決定する要素

プロセッサの高速化を図るための手段として、従来より、命令のパイプライン制御、キャッシュメモリ、アドレス交換バッファ(A TB)の内蔵等の手段が用いられている。最近の汎用大型プロセッサでは、さらに以下の方に発展している。

- (1) キャッシュメモリの2階層化(以下では、命令プロセッサに近い方からLM(ローカルメモリ)、BM(バッファメモリ)と呼ぶ)
- (2) パイプラインのオーバラップ処理を向上させるため、LMおよびATBの命令用(I-LM)/オペランド用(O-LM)への分離
- (3) 分岐によるパイプラインの乱れを減らすため、分岐予測テーブルによる分岐先アドレスの予測

一般に、平均命令実行時間(g)は以下のように表すことができる。

$$g = g_0 + \Delta T_1 + \Delta T_2 + \Delta T_3$$

ここで、 g_0 は、命令、オペランドが各LMにすべて存在し、かつATBがヒットし、パイプラインの乱れが無い場合の平均実行時間であり、想定する処理種別(リアルタイム系、科学技術計算系等)に基づく命令MI Xによって、平均を求めたものである。 ΔT_1 は所要の命令、オペランドがLMに存在しない場合の遅れ、 ΔT_2 はATBミスヒットによる遅れ、 ΔT_3 はパイプラインの乱れによる遅れをそれぞれ1命令当たりの時間で表したものである。

前述のような高速化方式を採用したプロセッサの例では、 ΔT_{1-3} を表1～3で表すことができる。この中で表2に示すパラメータは、想定する処理種別とプロセッサのハードウェア構成に依存するものであり、命令トレースデータを用いたシミュレーション等によって値を定める。表3に示す項目が、各事象が発生した場合の実際の遅れ時間である。

以下では、 g_0 の環境下での各命令の実行時間、および表3に示す各項目の測定方法を示す。

表1 平均命令実行時間における ΔT_1 、 ΔT_2 、 ΔT_3 の算出式

項目	算出式	説明
ΔT_1	$\Delta T_1 = \Delta T_{11} + \Delta T_{12} + (\alpha_{10} + \alpha_{01}) \cdot (\tau_{bm} + \tau_{lmbm})$	I-MXによる遅れ
ΔT_{11}	$(\alpha_{10} - \alpha_{11}) \cdot \tau_{bm} + \alpha_{11} \cdot \tau_{lmbm} + \alpha_{10} \cdot \tau_{ml} + \alpha_{11} \cdot \tau_{ml}$	I-LMへのアロカードによる遅れ
ΔT_{12}	$(\alpha_{00} - \alpha_{01}) \cdot \tau_{bm} + \alpha_{01} \cdot \tau_{ml} + \alpha_{00} \cdot \tau_{ml}$	O-LMへのアロカードによる遅れ
τ_{bm}	これらは、1命令当りのI-LM回数、LMからのML回数、PTX(アロカードから待ちの理論に基づいて計算する。(ここでは、計算式を略す。))	ATB誤用によるI-LMへの遅れ
τ_{lmbm}	$(1 - m) \cdot \tau_{ml} + (1 - m) \cdot \tau_{ml}$	BMからのアロカードによる遅れ
τ_{ml}	$(1 - m) \cdot \tau_{ml} + (1 - m) \cdot \tau_{ml}$	BMからのアロカードによる遅れ
α_{10}	b	ATB誤用による遅れ
α_{01}	$\Sigma C_1 \cdot \Delta I + \Delta branch$	パイプラインの乱れによる遅れ
α_{00}	$\Delta branch \cdot (\alpha_{J-K1} + \beta_{J-K2})$	分岐予測失敗による遅れ

表2 平均命令実行時間算出のためのパラメータ

パラメータ	説明
a_{i-j}	1命令当たりの命令要因によるアロカード送(BM→LM)回数
a_{00}	1命令当たりのオペランド要因によるアロカード送(BM→LM)回数
a_{11}	1命令当たりの命令要因によるアロカード送(MEMから)
a_{01}	1命令当たりのオペランド要因によるアロカード送(MEMから)
m	リフ'リースされるBMのアロカード書き換えられている割合
b	1命令当たりのアドレス変換情報がATBにない割合
α_0	ST, PTともLMにある割合
α_1	STがLMにあり、PTがBMにある割合
α_2	STがLMにあり、PTがMEMにある割合
C_1	ハイ'リースの系統となる各事象(レジスターコンフリクト等)の1命令当たりの発生頻度
w_J	分岐予測失敗の要因となる分岐命令の発生頻度
α_J	対象分岐命令における分岐方向の予測失敗の発生頻度
β_J	対象分岐命令における分岐先アドレス予測失敗の発生頻度

表3 ハードウェア要因による遅れ

遅れ要因	説明
τ_{bm1}	BMへの命令リードアロカードによる時間増分
τ_{bm0}	BMへのオペランドリードアロカードによる時間増分
τ_{ml0}	MEMへの命令リードアロカードによる時間増分(注1)
τ_{ml1}	MEMへの命令リードアロカードによる時間増分(注2)
τ_{ma00}	MEMへのオペランドリードアロカードによる時間増分(注1)
τ_{ma01}	MEMへのオペランドリードアロカードによる時間増分(注2)
τ_{mls1}	アロカード送時の転送されによる時間増分(命令)
τ_{mls0}	アロカード送時の転送されによる時間増分(オペランド)
τ_{tc0}	ATBミスヒット時の時間増(ST, PTともLM上)
τ_{tc1}	ATBミスヒット時の時間増(STはLM上, PTはBM上)
τ_{tc2}	ATBミスヒット時の時間増(STはLM上, PTはMEM上)
ΔI	ハイ'リースの乱れとなる各事象(レジスターコンフリクト等)の発生による時間増
K_{1j}	分岐方向の予測失敗による時間増
K_{2j}	分岐先アドレス予測失敗による時間増 (注1)リフ'リースされるBM上のアロカード書き換えられない (注2)リフ'リースされるBM上のアロカード書き換えられている

3. 測定方法

(1) g_0 の測定

測定期間を数1000回以上繰り返し実行し、 μ sec単位のタイマ(例えはインタバ尔斯タイマ)で測定することにより、1命令当たりの実行時間をnsec以下での精度で求めることができる。ただし、測定期間に、LM, ATBのミスヒットが生ずることがないように、測定期間内(例えは連続する2ページ内)のみで実行させる等の考慮が必要である。

繰り返し実行する部分には、対象とする命令の他に、対象命令の前後でパイプライン制御のインタロックが生じないように埋め込むダミー命令、対象命令のオペランドを用意する命令、繰り返しを制御する命令等を含める必要がある。この場合対象命令だけの実行時間の抽出は、①対象命令を含む命令シーケンス(P_n)の実行時間と、②同一条件で、対象命令だけを含まない命令シーケンス、または対象命令のみを他命令(同一命令長で実行時間が既知)に置き換えた命令シーケンスの実行時間との差を用いて算出する。

Performance Testing Program for Mainframe Processors

Akira NAGOYA

NTT Electrical Communication Laboratories

ケンス (P_{ML}) による実行時間とを測定し、①と②の差を求ることで可能である。

測定開始時において、I-LM、O-LM、ATB および、分岐予測テーブル等の条件を整えるためには、タイマをスタートさせる直前で、繰り返し実行部分を 1 度ダミー実行させる。なお、各測定項目において、ダミー実行開始から測定終了までの期間は、完全に測定エリア内だけで動作するよう (SVC 命令等も含めて) アドレスを管理する必要がある。しかし、命令シーケンス発生時や、測定の後処理の期間はこの制限は不要である。

(2) ΔT_{1-3} の測定

g_0 における各命令の実行時間の測定方法は、そのまま表 3 の各項目の測定においても適用できる。この場合、対象とする遅れ事象を発生させる手法が論点となる。

(a) ΔT_1

τ_{bma} 、 τ_{mma} の測定の際には、対象とする命令、オペランダがそれぞれ I-LM、O-LM に存在する場合、LM には無く BM に存在する場合、LM、BM のいずれにも存在しない場合のそれぞれの環境を、連続して繰り返し測定する中で作り出す必要がある。そのためには、I-LM、O-LM の分離、LM と BM の構成 (ブロックサイズ、行カラム) の差異等を利用して、表 4 のような手法を用いることができる。

なお、ブロックの追い出しのためには、測定エリア外の、多数のページをアクセスすることになるが、この場合、測定エリア内のプログラム、ST、PT との間で影響がないよう

表 4 τ_{bma} 、 τ_{mma} 測定時の環境設定方法

ハードウェア構造		設定環境	
		LM に無く BM に存在	LM, BM に存在せず
上記の条件を満足しない	I-LM と O-LM に分離している	LM から追い出しある際にアクセスする同一カラムが BM では異なるカラムになるようにアドレスを指定し、BM に残す	LM, BM ともそれぞれ同一カラムとなるようなアドレスを連続してアクセスすることにより両者から追い出す
	LM は分離していない	右欄の方法で該当 LM, BM から追い出した後、該当 LM とは反対のアクセス (命令用ならばれアンドアクセス) で BM ヘロードする	LM, BM ともそれぞれ同一カラムとなるようなアドレスを連続してアクセスすることにより両者から追い出す

表 5 ブロック転送の転送ずれによる遅延測定法

測定項目	PM (対象とする遅れ発生)	PM (対象とする遅れ発生せず)
τ_{mcsl}	<pre> ↓ B ↓ I-LMへのブロック転送 ↓ LR LR ↓ LR DR ↓ </pre>	<pre> ↓ B ↓ I-LMへのブロック転送 ↓ DR LR LR ↓ LR </pre>
τ_{mcso}	<pre> ↓ L ↓ O-LMへのブロック転送 ↓ L (同一ブロック) ↓ LR LR ↓ LR </pre>	<pre> ↓ L ↓ I-LMへのブロック転送 ↓ LR LR ↓ LR L (同一ブロック) ↓ </pre>

にアドレスを考慮しなければならない。

また、同一シリーズで性能の異なる機種を実現する場合、LM、BM の容量を増減する手段がよく用いられる。どの機種でも同一の測定プログラムで試験を行うことができるよう配慮も必要である。(例えば、ブロックの追い出し部分は、最大容量機種に対応していれば、下位機種でもそのまま利用できる)

τ_{mcsl} については、表 5 のような方法で測定できる。

(b) ΔT_2


τ_{mcsl} の各項目の測定のためには、ST、PT が、LM にある場合、LM には無く BM に存在する場合、LM、BM のいずれにも存在しない場合の環境を作り出し、ATB ヒットの場合との差を求める。

(c) ΔT_3

τ_{mcsl} の測定は、 g_0 と同様の手法で測定可能である。

ΔT_{branch} では、分岐テーブルによる分岐方向予測の失敗、分岐先アドレス予測の失敗による遅れを、表 6 の手法で測定できる。なお、測定中の分岐テーブルエントリのクリアは、他エントリの登録により現エントリを追い出す手法で実現できるが、 P_{bh} と P_{ML} とで測定対象以外の条件が異なることのないように、細心の注意が必要である。

表 6 分岐予測失敗による遅れ時間測定法 (対象とする分岐命令を Y とする)



4. おわりに

上記に示した手法に基づく試験プログラムは、実際に大型汎用プロセッサの性能試験に使用しており、予想どおりの精度での測定が実現している。

今後の検討課題としては、性能算出方法も含めて、以下の項目がある。

- ①命令先取りバッファの効果の明確化
- ②直前、直後の命令間以外のパイプライン・コンフリクトの影響の考慮
- ③プログラムからは不可視のメモリアクセス (ハードウェア領域に対するアクセス) による影響の明確化
- ④測定開始時の各種条件の統一の厳密化 (特に分岐予測テーブル)

最後に、日頃御指導頂いている小柳津処理装置研究室長、塩川主幹研究員、および関係諸氏に感謝します。