| Item type |
SIG Technical Reports(1) |
| 公開日 |
2015-02-27 |
| タイトル |
|
|
タイトル |
電力再利用可能な蓄電池バランサの試作と性能評価 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Prototype and Performance Evaluation of The Power Reusable Storage Battery Balancer |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
省電力 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
立命館大学理工学部 |
| 著者所属 |
|
|
|
立命館大学理工学部 |
| 著者所属 |
|
|
|
立命館大学大学院理工学研究科 |
| 著者所属 |
|
|
|
立命館大学理工学部 |
| 著者所属(英) |
|
|
|
en |
|
|
College of Science and Engineering Ritsumeikan University |
| 著者所属(英) |
|
|
|
en |
|
|
College of Science and Engineering Ritsumeikan University |
| 著者所属(英) |
|
|
|
en |
|
|
Graduate School of Science and Engineering Ritsumeikan University |
| 著者所属(英) |
|
|
|
en |
|
|
College of Science and Engineering Ritsumeikan University |
| 著者名 |
乾, 貴志
青木, 宏光
瀬川, 明大
福井, 正博
|
| 著者名(英) |
Takashi, Inui
Hiromitsu, Aoki
Akihiro, Segawa
Masahiro, Fukui
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
組蓄電池の性能を引き出し，劣化を抑制するためのセル間の残量バランシング技術について述べる．従来の電力消費型や電力回収型に対して，新しく電力再利用型のバランサを提案する．本技術は，蓄電池そのものには電力を戻さず，バランシング時の調整電力を一旦溜め，センサー等の周辺デバイス用の電力として再利用するメカニズムを有する．これにより，電池から供給されるメインの電力線の状態を乱すことなく，蓄電池バランシングを行うと同時に，無駄電力を極力減らすことが同時に実現できる．本手法を用いて実際に回路を試作し，従来型に対して処理速度と電力再利用率に関する評価を行った．処理速度は約 29 分，電力再利用率は 53% であった． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
We describe the remaining balancing techniques between cells to suppress degradation and maximize the performance of the storage battery. We propose a new power reuse type balancer as compared with conventional power consuming type and power recovery type. This technology has a mechanism for re-use as a power for peripheral devices such as a sensor by accumulating temporarily the regulated power during balancing. This makes it possible simultaneously to reduce as much as possible waste power and battery balancing without disturbing the state of the main power line supplied from the battery. We were actually constructed a prototype circuit by using the present method. Then we conducted an evaluation of the processing speed and power reuse rate for conventional. Processing speed is about 29 minutes, power reuse rate was 53%. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2015-SLDM-170,
号 32,
p. 1-6,
発行日 2015-02-27
|
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM15170032.pdf (818.1 kB)
