製造ばらつきと配線遅延を同時に考慮した低レイテンシ指向 のマルチシナリオ高位合成の評価

井川 昂輝^{†1,a)} 阿部 晋矢^{†2,b)} 柳澤 政生^{†3} 戸川 望^{†2,c)}

概要: 増大を続ける製造ばらつきや配線遅延への解決策として, HDR アーキテクチャを対象としたマルチ シナリオ高位合成手法を提案している.チップ全体をハドルと呼ばれる配線遅延の影響のない範囲に分割 することで高位合成段階における適切な配線遅延の予測が可能となる.加えて製造ばらつきによる演算器 の遅延ばらつきをシナリオとして扱う.演算器の遅延が Typical ケースの場合の Typical シナリオ, Worst ケースの場合の Worst シナリオを同時に1つのチップ上に高位合成し,製造されたチップの特性に応じて シナリオを切り替えることで高い歩留りと高い性能の両立が可能となる.提案手法は各シナリオの動作コ ントロールステップ数を最小化し,ハドル間データ通信やモジュール間結線をシナリオ間で揃える共通化 と呼ばれる処理により全体の面積を削減する.本稿では,計算機実験により各動作条件におけるレイテン シを従来手法と比較し評価する.また,演算器の遅延分布から Typical シナリオで動作可能な確率を算出 し,レイテンシの期待値も評価する.提案手法は従来手法と比較し,レイテンシの期待値を最大 35%削減 できることを確認した.

1. はじめに

製造ばらつきや配線遅延が LSI 設計へ与える影響は増大 を続けているため,これらを設計段階において適切に扱う 必要がある.また,LSI 設計の生産性を向上させる設計技 術として,高位合成の重要性も増加している.したがって, 本稿では製造ばらつきと配線遅延を同時に扱う高位合成手 法に注目する.

製造時のさまざまな要因により,製造された LSI はばら つきを持ち,遅延や消費電力はチップごとに異なる.した がって,設計時に製造ばらつきの影響を考慮しない場合, 歩留りの低下が問題となる.従来はこの問題に対し,性能 を悲観的に見積もる Worst ケース設計により対処してき た.しかし、製造されたチップの動作速度の低下や電力消 費の増大は避けられず, Worst ケース設計に代わる高位設 計手法が提案されている.[1,2] では,製造ばらつきと配 線遅延を同時に考慮しながら Performance Yield の最大化 を行う手法が提案されている.しかし,合成された回路の 性能は Typical ケース設計よりも劣る可能性がある. [3] で は Stallable-FSM Architecture に基づいた, タイミングエ ラー耐性を持ちレイテンシの期待値が最大となるような回 路を得る ILP ベースのスケジューリング手法が提案されて いる. Stallable-FSM Architecture の下では,各演算でタ イミングエラーが起きた場合,FSM をストールさせるこ

 ^{†1} 現在, 早稲田大学基幹理工学部情報理工学科 Presently with Dept. of Computer Science and Engineering, Waseda University

- ^{†2} 現在,早稲田大学大学院基幹理工学研究科情報理工学専攻 Presently with Dept. of Computer Science and Engineering, Waseda University
- ^{†3} 現在, 早稲田大学大学院基幹理工学研究科電子光システム学専攻 Presently with Dept. of Electronic and Photonic Systems, Waseda University

とでタイミングエラーを回復できる.しかし, [3] は配線遅 延が考慮されている.

製造ばらつきへの有力な解決策の1つとして,Post-Silicon Tuning (製造後の回路機能/性能の調整)がある. Post-Silicon Tuning は,製造ばらつき以外にも製造後の機 能変更 [4] や Multimode 機能 [5] にも適用され得る概念で ある. [6] は,ばらつきに対する適応的基板バイアス制御を 用いた性能補償を設計段階において考慮した高位合成手法 である.しかし,配線遅延を考慮していない. [7] は配線遅 延のばらつきがある場合,配線遅延のばらつきがない場合 の動作を制御信号により切り替え可能な高位合成手法であ る.しかし,配線遅延の製造ばらつきのみを扱っており, 演算器の遅延の製造ばらつきは考慮されていない.

一方,高位合成段階で配線遅延を適切に扱うため,レジ スタ分散型アーキテクチャが提案されている.レジスタ分 散型アーキテクチャはレジスタを各演算器に分散させるこ とで,それらの間の配線遅延の影響を軽減する.その1つ として,HDR アーキテクチャ [8] が提案されている.HDR アーキテクチャはチップをハドルと呼ばれる区画に分割 する.ハドルの大きさを高位合成段階で予測することによ り,配線遅延の見積もりが可能となる.

以上の議論より, [9] で製造ばらつきと配線遅延を同時に 考慮した HDR アーキテクチャを対象とするマルチシナリ オ高位合成を提案した.製造ばらつきによる演算器の遅延 ばらつきをシナリオとして扱うことで,それらに応じた複 数の動作が可能な LSI を合成できる.これにより,製造ば らつき耐性を持ちながら高い性能を実現できる.

本稿では、最初に HDR アーキテクチャを対象としたマ ルチシナリオ高位合成手法を紹介する.提案された手法は 各シナリオの動作コントロールステップ数(以下動作 CS 数)を最小化し、ハドル間データ通信やモジュール間結線 をシナリオ間で揃える共通化と呼ばれる処理により全体の 面積を削減する.本稿では、計算機実験により各動作条件 におけるレイテンシを従来手法と比較し評価する.また、

^{a)} koki.igawa@togawa.cs.waseda.ac.jp

^{b)} shinya.abe@togawa.cs.waseda.ac.jp

 $^{^{\}rm c)} \ \ {\rm togawa@togawa.cs.waseda.ac.jp}$



図 1: HDR アーキテクチャ [8].

演算器の遅延分布から Typical シナリオで動作可能な確率 を算出し,レイテンシの期待値も評価する.提案手法は従 来手法と比較し,レイテンシの期待値を最大 35%削減でき ることを確認した.

問題の定式化

2.1 HDR アーキテクチャ

レジスタ分散型アーキテクチャは、レジスタを各演算器に 分散させ、それらの間の配線遅延の影響を軽減する。レジス タ分散型アーキテクチャの1つである HDR (huddle-based distributed-register)アーキテクチャでは、チップをクロッ ク周期によって決定されるハドルと呼ばれる区画に分割 し、ハドル内に演算器やレジスタ、コントローラなどのモ ジュールを詰め込む.また、ハドルは任意の矩形をとるた め、小さな面積オーバーヘッドで回路を合成できる。ハド ルの大きさを高位合成の段階で予測することにより、配線 遅延の見積もりを可能とする.HDR アーキテクチャの概 要を図1に示す.ハドルは以下の要素で構成される.

Huddled Functional Unit (HFU) ハドルに集められ た演算器の集合.

Huddled Local Register (HLR) ハドル専用のローカ ルレジスタとマルチプレクサの集合.

Finite State Machine (FSM) 同一ハドル内のHFU と HLR を制御するコントローラ.

2.2 シナリオとマルチシナリオ高位合成

製造ばらつきによる演算器の遅延ばらつきを高位合成段 階で扱うため、シナリオと呼ばれる概念が提案されており、 次のように定義される.

定義 1. CDFG と, 演算器の遅延などその動作条件の組を シナリオと呼ぶ.

複数のシナリオのスケジューリング,バインディング結 果を同時に LSI 上に高位合成することをマルチシナリオ 高位合成と呼ぶ.製造ばらつきによる演算器の遅延ばらつ きをシナリオとして想定し,マルチシナリオ高位合成を行 う.製造されたチップの特性に応じた複数の動作が可能な LSI を合成できるため,製造ばらつき耐性を持ちながら高 い性能を実現できる.本稿では,演算器の遅延が Typical ケースの場合の Typical シナリオ,演算器の遅延が Worst ケースの場合の Worst シナリオを想定する.両シナリオの CDFG は同一とする.

マルチシナリオ高位合成の入力として、シナリオ集合 Sc = {typ, wst}, 演算器集合 F = {f₁,..., f_p}, クロック周 期 T_{clk} を与える.シナリオ $x_s \in Sc$ は CDFG G = (V, E) とその動作条件の組で構成される.p 個の演算器をq 個 (q ≤ p)のハドル集合 H = {h₁,...h_q} に割り当てる.演 算器 f_iを割り当てるハドルを Hud(f_i) と表す.シナリオ $x_s \in Sc$ における演算器 f_iの実行時間を D^r_{fs}(f_i) として, Vol.2015-SLDM-170 No.48 Vol.2015-EMB-36 No.48 2015/3/7

実行サイクル数を $S_{f}^{x_s}(f_i) = \left[(D_{f}^{x_s}(f_i) + D_{reg})/T_{clk} \right]$ と計 算する. D_{reg} はレジスタの遅延を表す.シナリオ x_s にお ける演算器 f_i のスラック時間を以下の式で計算する.

$$Slack^{x_s}(f_i) = T_{clk} \times S_f^{x_s}(f_i) - D_f^{x_s}(f_i).$$
(1)

ハドル $h_j = Hud(f_i)$ の幅 $W(h_j)$,高さ $H(h_j)$ は、以下の 式で表されるハドルサイズ制約を満たすように決定する.

$$2 \cdot D_w(W(h_j) + H(h_j)) + D_{reg}$$

$$\leq \min_{x_s \in Sc} \left\{ \min_{f_i \in F(h_j)} \left\{ Slack^{x_s}(f_i) \right\} \right\}.$$
(2)

 $D_w(x)$ は距離 x における配線遅延を表す.シナリオ x_s において演算器 f_i からハドル h_k の HLR ヘデータを転送する際必要なクロック数を $DT^{x_s}(f_i, h_k)$ と表す.

以上の定義より,製造ばらつきと配線遅延を同時に考慮 した低レイテンシ指向のマルチシナリオ高位合成問題を次 のように定義する.

定義 2. 製造ばらつきと配線遅延を同時に考慮した低レイ テンシ指向のマルチシナリオ高位合成問題とは、シナリオ 集合、演算器の集合、クロック周期制約が与えられたとき、 各シナリオの動作 CS 数を最小化し、動作 CS 数が同じ場 合には面積を最小化するようにスケジューリングおよびバ インディングを行い、各演算器をハドルに割り当てて RTL 記述およびハドルフロアプランを出力することである.

HDR アーキテクチャを対象としたマルチ シナリオ高位合成手法

フロアプランを考慮した高位合成の主要な工程には、ス ケジューリング、バインディング、コントローラ合成、フロ アプランがある.スケジューリング、バインディング、コ ントローラ合成結果はフロアプランに影響を及ぼし、フロ アプラン結果はスケジューリング、バインディング、コン トローラ合成に影響を及ぼすため、これらの工程の最適な 順序関係は合成前に確定できない.したがって、[8,10,11] と同様に、スケジューリング、バインディング、コントロー ラ合成、フロアプランについて反復フローを採用する.

マルチシナリオ高位合成では、各シナリオごとにスケ ジューリング結果、バインディング結果が必要となる.最 も簡単にこれを実現するには、各シナリオのスケジューリ ング、バインディングをそれぞれ独立に実行し、データパ スとシナリオを制御する FSM を構成することである.し かしながら、生成される結線や制御の関連性は考慮されな いため、マルチプレクサやコントローラの面積の増大が問 題となる.そこで本節では、シナリオ間の共通化に注目し、 マルチシナリオスケジューリング/FUバインディング、マ ルチシナリオレジスタバインディングの工程に共通化と呼 ばれる処理を導入することで全体の面積を削減する.ここ で共通化とは、各シナリオのスケジューリング/FUバインディ ング結果の河ドル間データ通信、レジスタバインディ ング結果の演算器/レジスタ(モジュール)間結線を揃え ることである.

以上の議論をもとに図2に合成アルゴリズムを提案す る.提案アルゴリズムは初期処理,反復処理,調整処理で 構成される.初期処理では、演算器と同じ数のハドルを用 意し,各ハドルに1つの演算器を割り当て,配置情報の初 期解を生成する.反復処理では仮想面積見積もりにより, 効率的にタイミングを満たす解を得る.調整処理では反復 処理の結果から,正確な面積見積もりを決定する.マルチ シナリオコントローラ合成では,各ハドルにシナリオの制 IPSJ SIG Technical Report



図 2: HDR アーキテクチャを対象としたマルチシナリオ高 位合成アルゴリズム.

御と切り替えが可能なコントローラを合成する.初期処理,仮想面積見積もり,フロアプラン指向ハドル合成,調整処理は,[11]の手法を適用する.以下では,マルチシナリオスケジューリング/FUバインディング,マルチシナリオレジスタバインディングを示す.

3.1 マルチシナリオスケジューリング/FU バインディ ング

マルチシナリオスケジューリング/FUバインディングで は、シナリオ集合、クロック周期制約、DT^{typ}、DT^{wst}、ハ ドルの構成,配置情報を入力とし、各シナリオの動作 CS 数 の最小化を目的としたスケジューリング/FUバインディン グを行う.同時に、動作 CS 数が増大しない範囲内で、ハ ドル間データ通信共通化処理により両シナリオのハドル間 データ通信を共通化する.あるシナリオのみに存在するハ ドル間データ通信が存在する場合、そのシナリオのみに存 在するレジスタ間データ通信が生じるため、結線数やマル チプレクサ、コントローラの面積の増大を招く.両シナリ オのハドル間データ通信を共通化することでこれを防ぐ. 3.1.1 共通度

ある反復においてハドルがq個あり, Typical シナリオ のスケジューリング/FU バインディングの結果が得られ たとする. ハドル h_i からハドル h_j へのデータ通信回数 $HT^{typ}(h_i, h_j)$ から, これを $q \neq q$ 列に並べることで, ハド ル間データ通信回数テーブル HT^{typ} を得る. 同様に Worst シナリオについて HT^{wst} を得ることができる.また,差 分ハドル間データ通信回数 $HT^{typ}_{diff}(h_i, h_j)$ を,

$$HT_{diff}^{typ}(h_i, h_j) = \begin{cases} HT^{typ}(h_j, h_j) & \text{if } HT^{typ}(h_i, h_j) > 0 \text{ and} \\ HT^{wst}(h_i, h_j) = 0, \\ 0 & \text{otherwise.} \end{cases}$$
(3)

とし、これをq行q列に並べることで、差分ハドル間デー タ通信回数テーブル HT_{diff}^{typ} を得ることができる. 同様



図 3: ハドル間データ通信共通化アルゴリズム.

に Worst シナリオについて HT_{diff}^{wst} を得ることができる. $EQ(h_i, h_j)$ はハドル h_i からハドル h_j へのデータ通信の存 在有無が Typical シナリオ, Worst シナリオで共通の場合 は 1, そうでない場合は 0 の値をとるため,以下の式で表 せる.

$$EQ(h_i, h_j)$$

$$= \begin{cases} 1 & \text{if } HT^{typ}(h_i, h_j) = 0 \text{ and } HT^{wst}(h_i, h_j) = 0 \text{ or} \\ HT^{typ}(h_i, h_j) > 0 \text{ and } HT^{wst}(h_i, h_j) > 0, \\ 0 & \text{otherwise.} \end{cases}$$

$$(4)$$

これを q 行 q 列に並べることで、ハドル間データ通信共通 テーブルを EQ を得る.

このとき両シナリオのスケジューリング/FU バインディ ングの結果の共通度 *C* を,次式で求める.

$$C = \sum_{h_i \in H} \sum_{h_j \in H} EQ(h_i, h_j).$$
(5)

共通度 C が高ければ,各シナリオのスケジューリング結 果/FU バインディング結果のハドル間データ通信が揃って いることになり,一方のシナリオのみに存在するレジスタ 間のデータ通信が少なくなるため,マルチプレクサおよび コントローラの面積が小さくなり,全体の小面積化が期待 できる.

3.2 ハドル間データ通信共通化アルゴリズム

ハドル間データ通信共通化アルゴリズムを図3に示す. 図 3(a) の初期解の生成では,Typical シナリオ,Worst シナリオのスケジューリング/FUバインディング [10] を それぞれ独立に行う.その後Typical シナリオに対し,図 3(b) の共通化処理を実行する.この際Worst シナリオのス ケジューリング/FUバインディング結果は固定される.最 初に,各テーブル HT^{typ} , HT^{wst} , HT^{typ}_{diff} ,EQを作成す る.その後, HT^{typ}_{diff} の非零の未選択の要素がある場合は禁 止ハドル間データ通信の選定へ,無い場合は共通化処理を 終了する.禁止ハドル間データ通信の選定では, HT^{typ}_{diff} か ら最小の要素を,禁止するハドル間データ通信($h_u \rightarrow h_d$) として選択し,この時点での共通度 C_{prev} を計算する.そ IPSJ SIG Technical Report

の後,データパス制約付きスケジューリング/FU バイン ディングを実行する.実行結果の出力が SUCCESS なら ば,共通度 C_{new} を計算する. $C_{new} > C_{prev}$ ならばこの結 果を採用し,各テーブルの作成で各テーブルを更新する. 同様の操作を Worst シナリオについても行う.その後,1 度でもどちらかのシナリオのスケジューリング/FU バイン ディング結果に変化が生じたら,**Typical シナリオの共通** 化へ.そうでないならばアルゴリズムを終了する.

3.3 マルチシナリオレジスタバインディング

マルチシナリオレジスタバインディングでは、各シナリ オのスケジューリング/FUバインディング結果を入力と し、変数にレジスタを割り当てる.同時に、本工程におい て [5] を参考にシナリオ間のモジュール間結線の共通化を 行うことで、結線数の増大によるマルチプレクサ数の増大 を防ぐ.モジュール間結線共通化アルゴリズムでは、最小 数のレジスタを保証した上で、生成され得るマルチプレ クサ数の削減する.提案アルゴリズムは、アロケーション 処理、バインディング処理で構成される.簡単のため、各 レジスタはすべて同じビット幅を持つとする.以下、アロ ケーション処理、バインディング処理を示す

3.3.1 アロケーション処理

アロケーション処理では、各ハドルでそれぞれのシナ リオが必要とする変数を抽出し、各ハドルで必要とする 最小数のレジスタをアロケーションする.まず、Typical シナリオ、Worst シナリオにおいて、各ハドル $h_j \in H$ で保持する変数を抽出し、それらの集合を $HV^{typ}(h_j)$, $HV^{wst}(h_j)$ とおく、次に、各ハドル $h_j \in H$ に対し、 Typical シナリオ、Worst シナリオにおいて必要とす るレジスタ数をレフトエッジアルゴリズムにより算出 し、それぞれ NeedReg^{typ}(h_j), NeedReg^{wst}(h_j)とする. NeedReg^{typ}(h_j) と NeedReg^{wst}(h_j)の内、大きい方の値 の個数のレジスタを、ハドル h_j のレジスタとしてアロケー ションする.

3.3.2 バインディング処理

バインディング処理では、Typical シナリオ、Worst シナ リオにおいて、各ハドルで保持する変数にレジスタを割り 当てる.この際マルチプレクサ数の増大を防ぐため、各シ ナリオのレジスタバインディングの結果生成される結線を 可能な限り等しくする必要がある.提案手法では、一方の シナリオで生成された結線を再利用するという方針の基で これを実現する.そのため、結線の再利用という方針に基 づき、変数 v_k に対してレジスタ r_t を割り当てる場合のコ スト関数 $rc(v_k, r_t)$ を導入する. $nc_{fu}(v_k, r_t)$ は変数 v_k に 対してレジスタ r_t を割り当てた場合に、演算器-レジスタ 間に生成される結線の個数とする. $nc_{reg}(v_k, r_t)$ は変数 v_k に対してレジスタ r_t を割り当てた場合に、レジスタ-レジス タ間に生成される結線の個数とする.このとき、 $rc(v_k, r_t)$ は次式で定義される.

$$rc(v_k, r_t) = \lambda_1 \times nc_{fu}(v_k, r_t) + \lambda_2 \times nc_{reg}(v_k, r_t).$$
(6)

 λ_1, λ_2 は任意定数であり,演算器-レジスタの結線と,レジ スタ-レジスタ間の結線の重みを区別するために設定してい る.再利用可能な生成済みの演算器-レジスタ間の結線とレ ジスタ-レジスタ間の結線数が増大するほど, $nc_{fu}(v_k, r_t)$ と $nc_{reg}(v_k, r_t)$ の値は小さくなるため, $rc(v_k, r_t)$ も小さく なる.

バインディング処理のアルゴリズムを図4に示す.

Step 1: 各ハドル $h_j \in H$ について, Step 2–Step 3 を繰り返す. **Step 2:** NeedReg $(h_j)^{x_s}$ が大きいシナリオを対象に (1), (2) を実行 する.

- (1) HV^{x_s}(h_j)の要素を開始コントロールステップが早い順,同じ 場合には終了コントロールステップが早い順にソート.
- (2) $HV^{x_s}(h_j) \neq \phi$ である限り (a)-(c) を繰り返す.
 - (a) ソートされた順に変数 $v_k \in HV^{x_s}(h_j)$ を選択する.
 - (b) ハドル h_j のバインディング可能なレジスタ r_j について コスト $rc(v_k, r_j)$ を計算する.
 - (c) コストが最小のレジスタに v_k をバインディングする. v_k を $HV^{x_s}(h_j)$ から消去する.

Step 3: もう一方のシナリオを対象に Step 2 を実行する.

図 4: モジュール間結線共通化アルゴリズムのバインディ ング処理.

表 1· 演算器情報

X 1. 医开面 時秋											
Γ		面積	遅延 (Typical)	· 遅延 (Worst)							
		$[\mu m^2]$	[ns]	[ns]							
Γ	加算器	386	1.22	2.135							
	減算器	417	1.27	2.222							
	乗算器	2161	2.7	4.725							
	除算器	6066	10.21	17.868							
	比較器	116	0.83	1.453							
	シフタ	294	0.89	1.558							
	AND	68	0.66	1.155							
	レジスタ	309	0.45	0.45							
	Razor	821	0.80	0.80							
	マルチプレクサ	288	0.17	0.17							

4. 計算機実験結果

4.1 実験環境

提案手法を C++言語を用いて計算機上に実装した.計 算機実験環境は,CPU が AMD Quad-Core Opteron 2360 SE2.5Ghz×2, メモリ容量が 16GB である. 評価対象のア プリケーションとして,DCT (ノード数 48),7次 FIR フィルタ (ノード数 75), EWF3 (ノード数 102), JACOBI (ノード数 48), PARKER (ノード数 22, 条件分岐あり), COPY (ノード数 378, 条件分岐あり) [8,11] を使用した. 入力演算器情報を表1に示す.表1の一部は [8] で使用さ れているものを用いた. 演算器のビット幅は 16bit, 電圧 は 1.0V, クロック周期は 2.2ns とする. 演算器 f_i の遅延 分布はガウス分布を仮定し,Typical,Worst ケースの遅 延を, $D_f^{typ}(f_i) = \mu_i$, $D_f^{wst}(f_i) = \mu_i + 3\sigma_i$ とする [2]. ま た,演算器 f_i に対し $\sigma_i/\mu_i=0.25$ を与える.コントロー ラの面積は Synopsys 社の Design Compiler により論理合 成して算出した. 配線遅延は配線長の2乗に比例すると仮 定し, 250µm あたり 1ns と仮定する [8,11]. 動作条件と して, Typical, Worst の場合を考え, それぞれすべての演 算器の遅延が Typical ケースである場合,Worst ケースで ある場合とする.それぞれにおける動作 CS 数を CS_{typ}, CS_{wst} と表す.

以下の手法を比較する.

- **HDR-typ** 演算器の遅延に Typical ケースを想定した, HDR アーキテクチャを対象とした高位合成手法 (Typical ケース設計) [8].
- HDR-typ-recover HDR-typ に [3] のようにエラー修正 を加えた手法であり、タイミングエラー検出機能の実 現のために Razor [12] を HDR アーキテクチャのレジ スタに対して使用し合成した.この場合,HDR-typ と 同様に演算器の遅延に Typical ケースを想定し、高位 合成を行う.動作条件 Worst で動作させる場合には、 必要なデータが到着するまで、他の演算の先送りによ り待つことでタイミングエラーを回復する.全体の面

積のうち,各ハドルのレジスタの面積は Razor の面積 として計算するが,タイミングエラー修正のためのコ ントローラの面積は考慮せず,通常のコントローラの 面積と同一とする.また,エラー検出信号の配線遅延 は考慮しないため,レイテンシはスケジューリング結 果の動作 CS 数とタイミングエラーが起きた場合の挿 入回復サイクル数の和となる.したがって,レイテン シ,面積に関して楽観的な結果となっている.

- **HDR-wst** 演算器の遅延に Worst ケースを想定した, HDR アーキテクチャを対象とした高位合成手法(Worst ケース設計) [8].
- MSHDR-normal HDR アーキテクチャを対象とした 共通化処理を行わないマルチシナリオ高位合成手法. この場合, Typical シナリオ, Worst シナリオのスケ ジューリング, バインディングを独立に行い, それら の結果を1つの LSI 上に実現する(提案手法から共通 化処理を除いた手法).
- MSHDR HDR アーキテクチャを対象としたマルチシナ リオ高位合成手法(提案手法).

4.2 動作 CS 数の期待値の算出

演算器 f_i の遅延分布は平均値 μ_i , 標準偏差 σ_i のガウ ス分布 $N(\mu_i, \sigma_i^2)$ であると仮定するため, 確率密度関数を $g_i(t)$ は,

$$g_{i}(t) = \frac{1}{\sqrt{2\pi\sigma_{i}^{2}}} \exp\left(-\frac{(t-\mu_{i})^{2}}{2\sigma_{i}^{2}}\right),$$
 (7)

となる. したがって, 演算器 f_i の遅延が t 以下である確率 $G_i(t)$ は,

$$G_{i}(t) = \int_{0}^{t} \frac{1}{\sqrt{2\pi\sigma_{i}^{2}}} \exp\left(-\frac{(\tau - \mu_{i})^{2}}{2\sigma_{i}^{2}}\right) d\tau, \qquad (8)$$

のように計算できる.シナリオ境界遅延値 $B_i(T_{clk})$ を、クロック周期 T_{clk} において、演算器 f_i が Typical シナリオでタイミングエラーを起こさない上限の遅延値とすると、これは

$$B_i(T_{clk}) = \left\lceil \frac{\mu_i + D_{reg}}{T_{clk}} \right\rceil \cdot T_{clk} - D_{reg}, \tag{9}$$

と定義できる.したがって, $G_i(B_i(T_{clk}))$ は, Typical シ ナリオにおいて,クロック周期 T_{clk} の下で,演算器 f_i で タイミングエラーが起こらない確率を表す.

したがって,アプリケーション Z が Typical シナリオで 動作する確率 P_Z は,クロック周期 T_{clk} の関数として,

$$P_{Z}(T_{clk}) = \prod_{f_{i} \in F} G_{i}(B_{i}(T_{clk}))$$

=
$$\prod_{f_{i} \in F} \left\{ \int_{0}^{B_{i}(T_{clk})} \frac{1}{\sqrt{2\pi\sigma_{i}^{2}}} \exp\left(-\frac{(\tau - \mu_{i})^{2}}{2\sigma_{i}^{2}}\right) d\tau \right\},$$
(10)

と求められる.

アプリケーション Z に対し, MSHDR, MSHDR-normal の動作 CS 数の期待値 CS_{ex} は、以下の式で算出する.

$$CS_{ex} = P_Z(T_{clk}) \cdot CS_{typ} + (1 - P_Z(T_{clk})) \cdot CS_{wst}.$$
(11)

アプリケーション Z に対し, HDR-typ-recover の動作 CS 数の期待値 CS_{ex} は,以下の式で算出する.

$$CS_{ex}$$

$$= \sum_{WF_k \in \mathfrak{P}(F)} \left\{ \left(\prod_{f_i \in F} X_i(WF_k) \right) \cdot CS_r(WF_k) \right\}.$$

$$X_i(WF_k) = \begin{cases} 1 - G_i(B_i(T_{clk})) & \text{if } f_i \in WF_k, \\ G_i(B_i(T_{clk})) & \text{otherwise.} \end{cases}$$
(12)

 WF_k は, Fのべき集合 $\mathfrak{P}(F)$ の k 番目の要素であり, Worst ケースの遅延の演算器の集合を表す. $CS_r(WF_k)$ は, WF_k の時の回復サイクルを含めた動作 CS 数を表す.

4.3 実験結果とその評価

実験結果を表2に示す.以下では,各動作条件における 動作 CS 数,動作 CS 数の期待値,面積を評価する.

4.3.1 動作条件が *Typical* の場合の動作 CS 数の評価

MSHDR を Typical シナリオで動作させる. MSHDR は, DCT, FIR, EWF3, JACOBI, PARKER で, HDR-typ と同等の CS 数で動作させることが可能である. COPY は わずかに HDR-typ よりも動作 CS 数が増加しているが, 面積増大による配線遅延の増大が原因であると考えられ る. HDR-wst と比較すると,動作 CS 数を最大 39%, 平均 29%削減できる.

4.3.2 動作条件が Worst の場合の動作 CS 数の評価

MSHDR を Worst シナリオで動作させる. MSHDR は, DCT, FIR, EWF3, JACOBI, PARKER で, HDR-wst と同等の CS 数で動作させることが可能である. COPY は わずかに HDR-wst よりも動作 CS 数が増加しているが,前 述と同様に面積増大による配線遅延の増大が原因であると 考えられる. タイミングエラー時に回復サイクル挿入によ りエラー修正できる HDR-typ-recover と比較すると,動作 CS 数を最大 54%,平均 28%削減できる.

4.3.3 動作 CS 数の期待値の評価

式 (11), (12) より,動作 CS 数の期待値を算出した. MSHDR は,すべてのアプリケーションで,HDR-wst 以 下のコントロールステップで動作可能であり,動作 CS 数 を最大 35%,平均 20%削減できる.HDR-typ-recover と比 較すると,動作 CS 数を平均 4%削減している.HDR-typrecover は配線遅延考慮下における楽観的な結果であるこ とに注意する.楽観的な設計に対しても,提案手法の平均 的な動作 CS 数は優れているということが注目すべき点で ある.

4.3.4 面積の評価

MSHDRは、MSHDR-normalと比較すると、すべての アプリケーションにおいて、2つの動作条件および期待値 で同等以下のCS数、同等以下のレジスタ数で、全体の面 積を最大18%、平均10%、マルチプレクサ数を最大27%、 平均13%削減できる.したがって、共通化処理による面 積削減効果を確認できる.しかし、提案手法 MSHDRは、 HDR-wstと比較し平均19%の面積オーバーヘッドがある. MSHDR-normalの HDR-wstと比較したときの面積オー バーヘッドは平均34%である.したがって、面積オーバー ヘッドは共通化処理により大きく改善できているが、改善 の余地はあり得る.今後の課題として、より面積を削減で きるような共通化処理の改良が挙げられる.

5. おわりに

本稿では、HDR アーキテクチャを対象としたマルチシ ナリオ高位合成手法のレイテンシおよび面積の評価を行っ た.計算機実験により、動作条件が Typical, Worst の場

A	这管理相如	マルゴリブノ	CS_{typ}	CS _{wst}	CSex	面積	MUX	REG	Controller	反復	CPU 時間
App	供异 荷 利 利) //]) / Д				$[\mu m^2]$	[個]	[個]	$[\mu m^2]$	[回]	[sec]
DCT	Add×4	HDR-typ	12	-	-	36938	53	24	2305	2	572.81
	Mul ×4	HDR-typ-recover	13	26	14.7	58300	60	25	2458	5	1143.92
		HDR-wst	19	19	19	43758	66	30	2952	2	575.86
		MSHDR-normal	12	19	13.8	60480	113	30	4199	4	986.34
		MSHDR	12	19	13.8	51940	87	30	3680	3	789.27
FIR	Add×3	HDR-typ	33	-	-	29988	44	18	2630	2	461.55
	Mul×3	HDR-typ-recover	35	57	37.1	39038	41	17	2738	3	626.82
		HDR-wst	44	44	44	30016	41	20	3415	2	510.56
		MSHDR-normal	33	44	35.2	37558	57	20	4430	2	529.38
		MSHDR	33	44	35.2	32856	50	20	4352	2	529.03
EWF3	Add×3	HDR-typ	64	-	-	30744	57	14	3480	2	369.75
	Mul×2	HDR-typ-recover	70	126	73.9	58695	68	19	3741	2	368.69
		HDR-wst	90	90	90	38076	76	15	4150	2	379.01
		MSHDR-normal	64	90	68.4	49815	109	15	5953	2	401.24
		MSHDR	64	90	68.4	41013	80	15	5756	3	528.26
JACOBI	Add×2	HDR-typ	32	-	-	31668	23	13	1924	2	408.44
	Sub×1	HDR-typ-recover	34	64	39.9	42237	23	12	1932	2	407.94
	Mul×2	HDR-wst	51	51	51	30856	23	12	2070	2	413.95
	Div×2	MSHDR-normal	32	51	46.3	38850	39	15	3252	2	497.84
		MSHDR	32	51	46.3	37440	35	14	2901	2	474.67
PARKER	Add×1	HDR-typ	11	-	-	8094	11	10	543	2	211.6
	Sub×1	HDR-typ-recover	11	21	11.9	13674	10	10	523	2	212.72
	Comp×1	HDR-wst	18	18	18	8448	10	10	601	2	259.88
		MSHDR-normal	11	18	11.8	11025	19	10	934	2	215.49
		MSHDR	11	18	11.8	11025	19	10	934	2	214.17
COPY	Add×1	HDR-typ	145	-	-	252144	432	137	15357	8	2892.01
	Sub×1	HDR-typ-recover	180	352	186.5	345072	423	132	14265	5	1914.56
	Mul×5	HDR-wst	158	158	158	234207	447	143	14849	9	3679.36
	Comp×1	MSHDR-normal	164	179	168.5	353238	679	156	22968	10	4900.73
	$RShift \times 2$	MSHDR	150	162	153.6	300736	629	148	21053	8	5028.12
	AND×1										

表 2: 実験結果

合, Typical ケース設計, Worst ケース設計の場合とほぼ 同一の CS 数で動作できることを確認した.また, Worst ケース設計と比較し,動作条件が Typical の場合の動作 CS 数を最大 39%, 平均 29%,動作 CS 数の期待値を最大 35%, 平均 20%削減できることを確認した.今後の課題として, より面積を削減できるような共通化処理の改良や,レジス タやマルチプレクサ,配線遅延のばらつきへの対応が考え られる.

謝辞

本研究は独立行政法人新エネルギー・産業技術総合開発 機構(NEDO)の先導的産業技術創出事業の支援を受けて 行われた.

参考文献

- Lucas, G., Cromar, S. and Chen, D.: FastYield: variation-aware, layout-driven simultaneous binding and module selection for performance yield optimization, *Proc. of ASP-DAC 2009*, pp. 61–66 (2009).
- [2] Lucas, G. and Chen, D.: Variation-aware layout-driven scheduling for performance yield optimization, *Proc. of ICCAD 2010*, pp. 17–24 (2010).
- [3] Cong, J., Liu, A. and Liu, B.: A variation-tolerant scheduler for better than worst-case behavioral synthesis, *Proc. of CODES+ISSS 2009*, pp. 221–228 (2009).
- [4] Yoshida, H. and Fujita, M.: An energy-efficient patchable accelerator for post-silicon engineering changes, *Proc. of CODES+ISSS 2011*, pp. 13–20 (2011).
- [5] Andriamisaina, C., Coussy, P., Casseau, E. and Chavet, C.: High-level synthesis for designing multimode architectures, *IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 29, No. 11, pp. 1736–1749 (2010).

- [6] Wang, F., Wu, X. and Xie, Y.: Variability-driven module selection with joint design time optimization and postsilicon tuning, *Proc. of ASP-DAC 2008*, IEEE, pp. 2–9 (2008).
- [7] Hagio, Y., Yanagisawa, M. and Togawa, N.: A delayvariation-aware high-level synthesis algorithm for RDR architectures, *IPSJ Trans. on System LSI Design Methodology*, Vol. 7, No. 0, pp. 81–90 (2014).
- [8] Abe, S., Yanagisawa, M. and Togawa, N.: Energyefficient High-level Synthesis for HDR Architectures, *IPSJ Trans. on System LSI Design Methodology*, Vol. 5, pp. 106–117 (2012).
- [9] 井川昂輝,阿部晋矢,柳澤政生,戸川望:HDR アーキテ クチャを対象とした製造ばらつき耐性と低レイテンシ を両立可能なマルチシナリオ高位合成手法,信学技報, VLD2014-86, Vol. 114, No. 328, pp. 105–110 (2014).
- [10] Ohchi, A., Kohara, S., Togawa, N., Yanagisawa, M. and Ohtsuki, T.: Floorplan-driven high-level synthesis for distributed/shared-register architectures, *Information and Media Technologies*, Vol. 3, No. 4, pp. 691–703 (2008).
- [11] Abe, S., Shi, Y., Yanagisawa, M. and Togawa, N.: MH⁴ : multiple-supply-voltages aware high-level synthesis for high-integrated and high-frequency circuits for HDR architectures, *IEICE Electronics Express*, Vol. 9, No. 17, pp. 1414–1422 (2012).
- [12] Ernst, D., Kim, N. S., Das, S., Pant, S., Rao, R., Pham, T., Ziesler, C., Blaauw, D., Austin, T., Flautner, K. et al.: Razor: a low-power pipeline based on circuitlevel timing speculation, *Proc. of 2003 IEEE/ACM International Symposium on Microarchitecture*, pp. 7–18 (2003).