WEKO3
アイテム
危険側故障割合の定量評価を用いたFPGA活用制御システムの低コスト化
https://ipsj.ixsq.nii.ac.jp/records/113739
https://ipsj.ixsq.nii.ac.jp/records/113739dfbc90c6-871f-4273-be15-1452fcdf2e63
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-EMB15036038.pdf (569.9 kB)
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2015 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
|
|
| EMB:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2015-02-27 | |||||||||
| タイトル | ||||||||||
| タイトル | 危険側故障割合の定量評価を用いたFPGA活用制御システムの低コスト化 | |||||||||
| タイトル | ||||||||||
| 言語 | en | |||||||||
| タイトル | Study of Cost Reduction Technique for FPGA-based Control Systems by Quantitative Evaluation of Dangerous Failure Ratio | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| キーワード | ||||||||||
| 主題Scheme | Other | |||||||||
| 主題 | 高信頼性 | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||
| 資源タイプ | technical report | |||||||||
| 著者所属 | ||||||||||
| (株)日立製作所日立研究所 | ||||||||||
| 著者所属 | ||||||||||
| (株)日立製作所横浜研究所 | ||||||||||
| 著者所属(英) | ||||||||||
| en | ||||||||||
| Hitachi Research Laboratory, Hitachi Ltd. | ||||||||||
| 著者所属(英) | ||||||||||
| en | ||||||||||
| Yokohama Research Laboratory, Hitachi Ltd | ||||||||||
| 著者名 |
広津, 鉄平
× 広津, 鉄平
× 鳥羽, 忠信
|
|||||||||
| 著者名(英) |
Teppei, Hirotsu
× Teppei, Hirotsu
× Tadanobu, Toba
|
|||||||||
| 論文抄録 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | 近年，FPGA の高性能化，低価格化が進展し，コストパフォーマンスを追求する制御用組込みシステムを実現する上で有望なデバイスとなっている．しかしながら，信頼性を確保するために冗長構成を取る必要があり，コストが増大する問題がある．本報告では，制御システムの危険側故障害|l合を高精度に評価し，危険側故障割合が高い部位について必要十分な診断機能を導入するアプローチを提案する．本アプローチを実現する上で必須となる危険側故障割合の定量的評価手法に関して，確率的モデル検査を活用した評価手法を提案し，電流制御システムをピークルとした簡易モデルにより実現可能性を実証した． | |||||||||
| 論文抄録(英) | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | FPGA is one of promising device to gain the performance of embedded systems with the progress of speed-up and cost reduction of FPGA. However, soft error rate of FPGS is larger than that of ASIC, redundant architecture is used to mitigate the soft error. For reduce the cost overhead of redundant architecture, we propose the optimized dependable architecture based on the quantitative evaluation of dangerous failure ratio. Model checking method is used for the evaluation and we show the preliminary results of the evaluation method in this paper. | |||||||||
| 書誌レコードID | ||||||||||
| 収録物識別子タイプ | NCID | |||||||||
| 収録物識別子 | AA12149313 | |||||||||
| 書誌情報 |
研究報告組込みシステム（EMB） 巻 2015-EMB-36, 号 38, p. 1-6, 発行日 2015-02-27 |
|||||||||
| Notice | ||||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||
| 出版者 | ||||||||||
| 言語 | ja | |||||||||
| 出版者 | 情報処理学会 | |||||||||
