メモリ階層対応ダイナミックコンパイレーション機構の 動作原理とコードプロファイリング

佐藤 幸紀^{1,2,a)}

概要:ヘテロジーニアスで多階層なメモリアーキテクチャを持つシステムにおいて高い性能効率を得るた めには既存のキャッシュメモリやコンパイラでは考慮できないデータ参照局所性を意識する必要がある。 そこで、本論文では、メモリ階層や異種メモリのパラメータの相違をアプリケーションのデータ参照局所 性に適応的にマッピングするメモリ階層対応ダイナミックコンパイレーション機構を用いて実行時にプロ グラマから透過的に最適化する手法を提案する。本手法は、動的バイナリ変換技術を利用してランタイム の情報やプログラマから透過的にアプリケーションコードの機械語命令に近い低水準のレイヤの情報をプ ログラマによる手作業の解析やソースコードの修正を行うことなく取得し適応的にコード変換することに より、これまでは高度な知識を持つプログラマの手作業を必要としていたメモリ階層チューニングを自動 /半自動で行うことを可能とする。本論文においては、本メモリ階層対応ダイナミックコンパイレーショ ン機構の動作原理を述べた後、その主要な機能の一部である動的バイナリ変換技術を利用したアプリケー ションプログラムのプロファイラである実行駆動型アプリケーション解析ツール Exana に関しての基礎 的な評価結果を示し、チューニングへの応用事例についての考察を行う。

キーワード:アプリケーションプロファイリング、ダイナミックコンパイレーション、性能チューニング

A design concept of a dynamic compilation mechanism and code profiling for systems with deeper memory hierarchy

Yukinori Sato^{1,2,a)}

Abstract: Locality within each of memory hierarchies must be considered in order to perform computational tasks highly efficiently on systems with heterogeneous and hierarchical memory architecture. Typically such locality is not handled well in conventional compilers and cache memory structures. In this paper, we propose a design concept of a dynamic compilation mechanism performed transparently from users, where data reference localities inherent in application program are adaptively mapped into appropriate hierarchical memory subsystems. This mechanism is implemented using a dynamic binary translation system and enables automatic/semi-automatic dynamic tuning for each memory hierarchy without reading or modifying source code. As one of primary functions of dynamic compilation mechanism, we implement an execution-driven application profiler called *Exana* and show several evaluation results.

Keywords: Application profiling, Dynamic compilation, Performance tuning

1. はじめに

近年、巨大で複雑なデータセットを解析しようという試

みであるビッグデータ処理や、実社会の課題をセンシング 技術や情報処理技術の組み合わせにより解くことを試みる サイバーフィジカルシステムが注目を集めている。このよ うな状況の下、アプリケーションプログラムは、更なる多 機能化や複雑な事象への対応、多様な物理現象をモデルを 予測するためのシミュレーションの高度化といった面で進 化していくことが予想され、それらの実現のために必要と

¹ 北陸先端科学技術大学院大学 情報社会基盤研究センター Research Center for Advanced Computing Infrastructure

² JST CREST

^{a)} yukinori@jaist.ac.jp



図1 ループ階層構造

なるコード規模とその複雑性も年々増加の一途をたどると 予測されている。

アプリケーションプログラムの高度化に伴い、他人の書 いたコードの利用やライブラリを利用する機会の増加する ことによりコード可読性が悪化する。一方で、複数のカー ネルが処理のホットスポットとして実行時間に影響を与え るようになり、膨大な量のソースコードから多階層の並列 性を抽出し適切なハードウェアにマッピングするという高 度な並列化や性能チューニングが高い処理効率を得る上で 必須となりつつある。

高性能計算機システムのトレンドとしては、CPUのマ ルチコア・メニーコア化に加えて、GPUや MIC に代表さ れるアクセラレータを用いた演算の高速化、メモリスルー プットを向上させるための新しいデバイスの利用やそれら に伴うメモリの階層化が急速に進んでいる。このようなシ ステム構成において効率的に大規模並列処理を行うために は、多階層の並列性および深いメモリ階層を意識しつつ超 並列な処理を円滑に進める必要がある。

多階層の並列性および深いメモリ階層を取り扱うことに おいてループ階層構造は重要な手掛かりである。マルチグ レイン・マルチレイヤにまたがる並列性を理解しループ階 層を意識して性能チューニングを行うことはこれから予想 されるハードウェアの深化に追従可能なソフトウェアを 開発する上で鍵となる技術である。しかしながら、現状で はアプリケーションに由来する多種多様な粒度の並列度 を自動で解析するツールはなく、プログラマによる人力の チューニングに依存している状況であり生産性が低く問題 となっている。

図1に多階層にわたる並列性とハードウェアへのマッ ピング手法の対応関係を示す。並列性の階層は、命令レベ ル並列性、粗粒度ループ並列性、プロセスレベル並列性に 分類できる。命令レベル並列性の領域は、最内ループを対 象とし、伝統的なコンパイラでの命令スケジューリングや HWにおけるアウトオブオーダ実行により並列化される。 プロセスレベル並列性の領域においてはプログラマに明示 的に記述された並列区間の並列実行がOSやランタイムの サポートにより行われる。

しかしながら、粗粒度並列ループの領域において、アウ ターループ、関数を跨ぐループをループレベル並列性やス レッドレベル並列性、タスクレベル並列性として手動で抽 出し、ディレクティブや API を通してプログラマが明示的 にプログラムに記述する必要があり、並列化に対する知識 が必要となる。同時に、対象とする HW の特徴やキャッ シュメモリ特性に適切にマッピングし高い実効効率を得る ためには高度なチューニングに対する技術が必要となる。 すなわち、今後普及が見込まれるヘテロジーニアスで多階 層なメモリアーキテクチャを持つシステムにおいて高い性 能効率を得るためには既存のキャッシュメモリやコンパイ ラでは考慮できないメモリ階層間の特性の違いを意識した 局所性の意識したチューニング技術が必要不可欠であり、 更なる普及のためにはメモリ階層チューニングを自動/半 自動で生産的に行う手法を開発することが広く求められて いる。

そこで、本論文では、メモリ階層や異種メモリのパラ メータの相違をアプリケーションのデータ参照局所性に適 応的にマッピングするメモリ階層対応ダイナミックコンパ イレーション機構を提案し、実行時にプログラマから透過 的にチューニング及び最適化を実施することを目指す。本 手法は、動的バイナリ変換技術を利用して実装され、アプ リケーションコードの機械語命令に近い低水準のレイヤの 情報やランタイムに得られる情報をプログラマによる手作 業の解析やソースコードの修正を行うことなく透過的に取 得すること可能とするため、メモリ階層チューニングの生 産性の問題を解決する一つの基幹技術と考えられる。

我々の研究グループではメモリ階層対応ダイナミックコ ンパイレーション機構の主要な機能の要素である実行駆動 型アプリケーション解析ツール Exana を動的バイナリ変換 技術(動的 BT)を用いて開発してきた [1] [2] [3]。本ツー ルはチューニング戦略を立てる上で有用となるループ階層 構造に着目し、実行バイナリコード中に出現するループ階 層構造単位で性能と関係する統計情報をプロファイリング することにより処理のホットスポットの発見と、生産的な 並列化を支援することを目的としている。プロファイリン グにおいてはプログラム全体をコンパイル済みのバイナリ コードを入力とし、多種多様なループ階層構造やそれらの 間の並列性を検出する。

本ツールは、プログラムの実行時に解析を行うため動的 ライブラリがリンクされているバイナリコードにおいても、 動的ライブラリの実行区間も含めて全てのコード実行をプ ロファイルすることが可能である。また、HPCの分野で 分散メモリノードを用いた大規模並列処理を行う際に利用 される MPI のコードもプロセス毎にその挙動の解析を行 うことができる。加えて、デバッグ情報付加によるソース コードとの対応付けやソースコードのないバイナリコード の解析も可能である。

本論文では、メモリ階層対応ダイナミックコンパイレー ション機構の動作原理を述べた後、その主要な機能の一部 である動的 BT 技術を利用したアプリケーションプログラ ムのプロファイリングを行う機構に関しての基礎的な評価 結果を示し、チューニングへの応用事例についての考察を 行う。本稿では予備的な評価として、ループ変換の代表的 な例であるループタイリングを実施したコードを静的解析 および動的解析することにより得られた情報を示し、それ らがどのようにチューニングに応用されるかを考察する。

メモリ階層対応ダイナミックコンパイレー ション機構の動作原理

本節では、メモリ階層や異種メモリのパラメータの相違 をアプリケーションのデータ参照局所性に適応的にマッピ ングするメモリ階層対応ダイナミックコンパイレーション 機構を提案し、その動作原理を述べる。本機構は動的バイ ナリ変換を利用して実装され、アプリケーションコードの 機械語命令に近い低水準のレイヤの情報やランタイムに得 られる情報をプログラマによる手作業の解析やソースコー ドの修正を行うことなく透過的に取得し、それらに基づき チューニングを実施し、チューニングされた新たなコード を実行することにより実行時にプログラマから透過的に チューニング及び最適化を実施する。

2.1 メモリ階層対応ダイナミックコンパイレーション

アプリケーションプログラムの本来備えるデータ局所性 だけではなく、実装上のデータレイアウトの選択やループ 階層構造により様々なデータ参照特性が発生する。そこ で、アプリケーションプログラムの本来備えるデータ局所 性や実行するマシンの持つメモリ階層構造の特性に応じて データ参照の局所性をランタイムに変換するコンパイラ ツールチェインを提案する。本機構はランタイムの情報を 踏まえてループ階層構造やデータレイアウトの最適化を実 施することにより自動かつ等価的にデータ参照局所性を向 上させる。

図2に提案するメモリ階層対応ダイナミックコンパイ レーション機構の概要を示す。本機構は、事前に判明して いるデータサイズやシナリオに限定した最適化を実施した ソースコードをコンパイラにて各種最適化オプションを指 定しコンパイルした結果である実行バイナリコードを入 力とし、コード実行時のランタイムの情報を踏まえたコー ド変換を動的に行う。実際にループ階層構造の最適化を行 う手法としては、ループ展開、ループ交換、ループ融合、 ループブロッキング(タイリング)といったループ変換を 実施し、各ループのボディのサイズや反復数、データ転送、 データ依存関係といったループのパラメタを制御する。

同時に、データレイアウトの最適化を初期配置や階層間 移動に関する選択を通して実施する。データレイアウトに 関する最適化はループ変換によるループ構造の最適化とも 依存するため、相互にフィードバックをかける。データレ



図2 ダイナミックコンパイレーション機構の概要

イアウト最適化の結果として個々のメモリアクセスパタン がキャッシュヒットが高くなるようにコードを変換するこ とを目指す。コード変換の例としては、Structure of Array (SoA) と Array of structure (AoS) を適宜使い分けるなど が挙げられる。

また、動的 BT で変換を行う特徴を利用し、実行中の動 的な情報を活用することを目指す。具体的には、プログラ ムの実行時のメモリ操作の集合体として現れるワーキング セットサイズ、メモリバンド幅や連続・不規則アクセスと いった動的特性をコード変換に最大限利用することやコン パイラでは解析できない大きな粒度での大域的な最適化を 目指す。加えて、ハードウェアの持つメモリ階層の構造や それぞれの階層の容量、バンド幅、レーテンシといった特 性、アクセラレータと CPU のデータ移動の特性をコア内 でリソースを共有する他のスレッドの影響を踏まえつつ データ局所性に最大限マッピングすることを目指す。

これれのプロセスはコンパイル時には得られないランタ イムの情報を必要とするため、コンパイラが静的に完全に 自動的に行うことは実現されていない。コンパイル時に得 ることができない情報の代表的な例としては、ループ反復 数やデータ依存関係が挙げられる。ループ反復数は入力す るデータセットのサイズに由来する場合が多く、実行時に 入力が決まるまでは決定できないことがしばしば発生する。 また、コンパイラの行う静的依存解析はループ変換を行う 上では保守的でありすぎる場合が多い。いくつかのメモリ ブロックの割り当てが実行時に malloc 等により行われる ため、アクセスパターンに合うようにデータレイアウトを 修正することは静的コンパイラにおいては困難である。

このような要因から、実際に利用されているレベルの ソースコードからコンパイラがループ変換により高度に最 適化されたコードを生成するのは困難であり、HPC分野 の場合、エキスパートプログラマがコンパイラに代わり手 動で変換を行っているのが実情であった。加えて、マルチ コア CPU においてはラストレベルキャッシュはコア間で 共有されるため、実行時に同時に走っているプロセスやス レッドの影響によりリソース競合が発生する場合もある



図 3 実行時プロファイリングツール Pin の概要

が、これらの影響は実行時にならないと検出することが困 難であった。以上から、動的 BT でコード変換を行うこと により、既存の静的コンパイラでは達成できないレベルの チューニングが実現できることが期待される。

2.2 動作原理

本機構の構築には動的バイナリ変換(動的 BT)システム として Pin tool set[4]を用いた。Pin はよく知られた DBT システムの1つであり同一命令セットへの変換を対象とし ている。同一命令セットへの変換においては、入力とする コードの命令セットと変換される命令セットが同一となる ため、バイナリ変換をネーティブ環境で高速に実行可能で ある。図3に Pin のソフトウェア構成要素の概要を示す。 Pin は図中の点線で囲まれた VM(仮想マシン)と VM に命 令を提供するためのディスパッチャとコードキャッシュか ら構成される。VM にて実行されるバイナリコードはコー ドキャッシュと呼ばれる領域に保持される。動的 BT シス テムにおいては一度変換された命令群はコードキャッシュ に保持されるためインタープリタと比べて高速にコード変 換を行うことが可能である。

コード変換の入力となるアプリケーションバイナリコー ドは Just In Time コンパイラの原理により変換されコー ドキャッシュに格納される。コード変換を行う区間を指 定することはバイナリコードにおける任意のポイントに Instrumentation する機能により実現される。Instrumentation はコードキャッシュに対象区間のコードが格納され ていない場合にのみ実行され、コードキャッシュに格納す るコードを生成する。この際に、実行時に追加されるコー ドは解析コードと呼ばれる。解析コードはアプリケーショ ンコードと同一のメモリ空間 (プロセス) に展開され、ア プリケーションコードから必要に応じて関数呼び出しを通 して実行される。Pin における動的 BT においては、Pin の提供する API を通して Instrumentation のためコードお よび解析コードを事前に用意しておく必要がある。これら の2つのコードをは Pintool と呼ばれ、アプリケーション コードに加えて Pin を実行する際の入力となる。

Pin においては、コードキャッシュの内容操作に対する API が提供されおり、2-phase instrumentation のような柔



図 5 プロファイリングの手法

軟なコード変換をすることが可能である [5]。2-phase instrumentation は、処理のホットスポットを特定するフェー ズの後、スレッショルドを超えた区間に対して高度な最適化 を実施することに用いられており、動的バイナリ変換を備え たマイクロプロセッサである Transmeta 社の Crusoe でも 実装されている。Pin においては 2-phase instrumentation はフェーズを変える際に既に格納されているコードキャッ シュを消去し、新しく Instrumentation し直すことにより 実現される *1。

実行駆動型アプリケーション解析ツール Exanaの概要

我々の研究グループでは多階層にわたる並列性とハード ウェアへのマッピング手法を円滑に行い潜在的な粗粒度並 列ループをプロファイリングするツールとして実行駆動 型アプリケーション解析ツールを開発してきた [1] [2] [3] [6] [7]。図 4 に実行駆動型アプリケーション解析ツール Exana (Execution-driven application analysis tool)の概 要とその出力結果を示す。本ツールは、任意の x86 バイナ リコードを入力し、ループ階層構造やそれらの間のデータ 依存関係を実行時に解析する。結果として、ループレベル の実行フロー(コンテクスト)やループ間のデータ依存関 係、各ループの実行に必要なワーキングデータセットサイ ズを出力する。

以下、Exanaの動作の流れを説明する。Transparent Instrumentationフェーズにおいて、バイナリコード中の機 械語命令を逆アセンブル後にコンパイラが行っている制 御フロー解析と同等の解析を行い、動的解析においてルー プ、メモリアクセスをモニタするための解析コードを挿入 する。本フェーズにおける処理はバイナリコードのイメー ジがバイナリ変換システムのコードキャッシュにロードさ れるときに行われる。

次に、Runtime Analysis フェーズにおいて、解析コードが挿入された変換後の実行コードを実行し、実行時に出現するループネスト構造と全てのメモリアクセス命令に関するアドレス情報などのランタイムの情報を抽出し記録する。これにより、コンパイル時には困難なポインタによる

^{*1} コードキャシュへの操作が可能なのは動的 BT の特徴であり、事前にコード変換をおこなう静的 BT では実現できない



Exana: EXecution-driven application program ANAlysis Tool

図 4 本論文で用いるプロファイラ機構

間接メモリアクセスやコントロールフローも解析可能とな る。結果として、ループネスト構造や関数を単位としてそ れらの間のデータ依存関係、入力データに依存するループ 反復回数 (ループトリップカウント)、関数の出現頻度、プ ロファイリングに必要な時間を計測することが可能である。

本稿では、関数をまたぐプログラム全体のループ階 層構造を効率的に保持するために CCT (Call Context Tree), LCCT (Loop-Call Context Tree), LCCT+M (Loop-Call Context Tree with Memory dataflow) というデータ構造を構築し出力するプロファイリングを行 う。LCCT はコールコンテキストプロファイリング [8] に て利用される CCT を拡張し、関数をまたぐループネスト 構造を表現できるようにしたものであり [1]、LCCT+M は LCCT メモリ依存情報を追加したものである [2]。

図 5 (a) にコールフローグラフを示す。各ノードは関数 に対応している。関数 A は関数 main および関数 D より 呼ばれているためコールフローのマージがあることがわ かる。このマージにより呼び出しシークエンスに由来する ネストの親子関係を正確に把握することができない。図5 (b) に CCT を示す。CCT は呼び出しシークエンスに由来 するフローセンシティブなパスを表現することが可能であ る。図 5 (c) は LCCT を示す。LCCT は CCT にループを 示すループノードを追加した表記である。Havlak のアル ゴリズムにより検出されるループにおいては、2つの任意 のループはそれぞれがネストしているか、互いに素である かのどちらかとなる。ネストしている場合はアウタールー プが親に、インナーループが子になるようにノードを追加 する。互いに素の場合はそれぞれが兄弟となるようにノー ドを追加する。このような LCCT によりプログラム実行 時に実際に実行されたループネスト構造と関数の位置関係 を把握することが可能となる。

LCCT においてループノード内の数字はループ ID を表 している。このループ ID は呼び出しシークエンスに由来 して管理されており、ソースコード上で同一な箇所のルー プであっても呼び出されたコンテクストが異なる場合は異 なる ID を持つ。図 5 (c) の例においてはループ1 は関数



main から関数 A が呼ばれたときのみループが実行され、 関数 D から関数 A が呼ばれたときはループが実行されな い制御フローをとることが読み取れる。

次に、LCCT+Mの詳細とソースコードとデータ構造の 対応について述べる。図 6 (a) は関数 func-A のループ階 層構造、call 命令、メモリ命令とそれぞれの相対位置を示 す。関数 func-A は内部に4つのループを持ち、ループBの 内部で関数 func-B を呼び出しを行っている。LCCT はこ れらの呼び出しシークエンスを leftmost child right sibling binary tree (長男次男表現)を用いてにて正確に把握する。 図 6 (b) に LCCT にて表現された関数呼び出しとループ の呼び出しのコンテクストフローを示す。ここで円形の ノードはループを、四角のノードは関数を示す。ループ内 部で呼ばれるインナーループを示すノードはそのノードの 子ノードとし、また、素であるループは兄弟ノードとして 追加する。図 6 (c) は最終的に生成される LCCT+M を示 す。LCCT+M は LCCT に加えてデータ依存のあるノード 間に点線で示されるエッジが追加されている形式となる。

図7に密度汎関数理論にもとづく電子状態計算をオー ダーNで実行するアプリケーションであるOpenMXにつ いてプロファイリングを行った際のLCCT+Mの結果を示 す。OpenMX入力データにはMethane.datを用い、本結

第55回 プログラミング・シンポジウム 2014.1



図 7 生成された OpenMX の LCCT+M

果の可視化においては、実行される命令が全実行命令数の 2.22%を超える領域を処理のホットスポットとして、その 部分のみの表示を行った。

OpenMX は、269 個の.c ファイルと 22 個の.h ファイル から構成され、それらの累計が 271647 行の規模であり比 較的規模が大きいアプリケーションである。この様な規模 のアプリケーションであっても本ツールを利用することに よりソースコードを一度も読まなくとも入力データセット に対応するループレベルのデータの流れや実行時間が俯瞰 的に理解できることが分かる。

プロファイリング機構の評価とチューニン グへの応用

本節では、メモリ階層対応ダイナミックコンパイレーショ ンシステムの主要な機能の1つであるである動的BT技術 を利用したアプリケーションプログラムのプロファイリン グを行う機構に関しての基礎的な評価結果を示し、チュー ニングへの応用事例についての考察を行う。評価において は HPC 分野でよく使われる行列行列積である DGEMM を題材としてループ変換の代表的な例であるループブロッ キングを実施したコードを静的解析および動的解析するこ とにより得られた結果を示し、それらがどのようにチュー ニングに応用されるかを考察する。

4.1 実験環境

システムの評価には以下のような環境を用いた。1 基の Xeon E5-1620 CPU と 32GB の主記憶メモリを備える構成 のマシン上に OS として CentOS release 6.4 を稼働させた 汎用的な x86 のサーバを用いた。この上に Pin のバージョ ン 2.13 (61206) Intel64 用の構成にて DBT システムの 環境を構築した。

評価実験を行うためのベンチマークプログラムとして、 行列-行列積である DGEMM を C 言語にて記述したものを 利用した。図 8 にコードのカーネル部分を示す。DGEMM

1	#define N 4000
2	double $a[N][N], b[N][N], c[N][N];$
3	
4	$\mathbf{for}(i = 0; i < N; i++) \{$
5	$for(j = 0; j < N; j++) \{$
6	$for(k = 0; k < N; k++) \{$
7	c[i][j] = c[i][j] + a[i][k] * b[k][j];
8	}
9	}
10	}

図 8 行列-行列積 DGEMM のコード (Base) の概要

は以下の式ににて表される。

$$C \leftarrow \alpha AB + \beta C \tag{1}$$

本評価においては、 $\alpha = \beta = 1$ とした。また、行列サイズ *N*は 4000 とした。こちらのベースとする実装においては *i*, *j*, *k*の順番でインクリメントする 3 重のループにより 演算が記述されている。

4.2 ループブロッキング

ループブロッキング*2 はキャッシュメモリのデータ局所 性管理メカニズムの弱点を補うために HPC 分野で広く用 いられている手法である。ループブロッキングはターゲッ トとするマシンのメモリ階層に合わせるためにアプリケー ションのデータのワーキングセットをサイズの面で調整す るための変換である。特定のレベルのメモリ階層構造に合 わせて再利用を最大化するようにループネスト構造の再編 成とブロック(タイル)サイズの選択することによりター ゲットとなるコードの局所性を最適化する。ブロッキング は、物理メモリ、仮想メモリ、キャッシュ、レジスタなど 様々な異なるメモリ階層において用いることができ、デー タアクセスの空間および時間的局所性を強化する技術であ る。同様に、メモリ階層の複数のレベルを対象に同時に局 *2 ループタイリングとも呼ばれる

1	#define N 4000
2	#define P 32
3	#define R 32
4	#define Q 32
5	double $a[N][N], b[N][N], c[N][N];$
6	
7	$for(ii = 0; ii < N; ii+=P){$
8	for(kk = 0; kk < N; kk + R)
9	$for(jj = 0; jj < N; jj+=Q)$ {
10	for(i = ii; i < MIN(N, ii+P); i++)
11	$for(k = kk; k < MIN(N, kk+R); k++) \{$
12	for(j = jj; j < MIN(N, jj+Q); j++)
13	c[i][j] = c[i][j] + a[i][k] * b[k][j];
14	}
15	}
16	}
17	}
18	}
19	}

図 9 ループ交換とループブロッキングを行ったコード (Opt.)

所性を得るために多階層にわたるブロッキングを行うこと も可能である [9]。したがって、SRAM、DRAM、NVRAM のように異なる特性を持つデバイスにより構成されたメモ リサブシステムには必要不可欠である。

図9に最適化のためにループ交換およびループブロッキ ングを行ったコードのアウトラインを示す。C言語の処理 系では配列を Row-major 順にメモリに格納するため、列 方向の順次アクセスがシーケンシャルなメモリアクセスと なる。そこで、列方向のアクセスがより多い *j* を最内ルー プとするようにベースとする実装における *j*,*k* の順番を交 換した。加えて、更なるデータ参照局所性が得られるよう に、32x32x32 のブロックに分割するというループブロッ キングを行った。

しかしながら、これまでのコンパイラにおける静的解析 のみでは、2.1節でのべたような理由でブロッキングによ る最適化がうまく達成されてこなかった。そこで、実際の プログラムの実行時にどのようにデータのワーキングセッ トが変化しているかをアプリケーションプロファイラによ り解析を行い、実際の速度向上の結果と照らし合わせなが らの検証を行う。

4.3 ワーキングデータセットの評価

Base と Opt. のそれぞれコードを Intel C++ Compiler 13.0 を用いて'-O2 -g' オプションにてコンパイルし、実行 バイナリコードを生成した。これらのコードを実行した結 果を表 1 に示す。ループ交換およびループブロッキングに より実行時間が 44%短縮されている事がわかる。

データのワーキングセットが変化を観測するために、[3] にて提案したデータ依存関係を観測するためのページテー ブルによりワーキングデータセットを計測する手法を用い





てワーキングセットの時間的変化を調べた。本手法は、プ ログラムの特定のループ区間における一定の反復回転数や 出現数の範囲において任意のサイズのページを基準として ワーキングデータセットを計測することが可能である。今 回は、キャッシュの挙動との関連性を考察するために、観 測用のページテーブルのサイズをキャッシュラインのサイ ズである 64B として、計算カーネル部の最内ループのボ ディが反復される毎にその先頭にて割り当てられたページ の個数の計測を行った。

図 10 は得られたワーキングデータセットサイズの遷移 を両対数グラフにて示した結果である。横軸にループボ ディが実行された回数、縦軸にワーキングデータセットの 尺度であるページテーブルの個数 (WSS) を表す。横軸の ループボディの実行された回数については、事前のプロ ファイリングにより図7に示すようなLCCT+Mを確認し たところ、最内ループに間しては 128bit SIMD 命令が選 択されていたこととループアンローリングと実施されたこ とによりループ反復数が8分の1となり500回だけ回転す る事が分かった。そこで、最内ループに相当する 500 回目 と、以後のループではそれぞれの次元に相当する 4000 を掛 け合わせた回数に基準の補助線を設けた。縦軸のワーキン グセットに関しては、キャッシュとの関連性を考慮するた めに以下のような対応を図った。評価に用いた CPU はコ ア毎に L1/L2 キャッシュを 32kB, 256kB、L3 はコア間で 共有で 10MB 有する。ここで、ページあたりの容量が 64B であることからそれぞれのキャッシュ容量に対応するワー キングデータセットのサイズは 512,4096,163840となる。 縦軸にはこれらのサイズに対応する補助線を設けた。

結果より、ループブロッキングとループ交換が実施され るとデータの再利用が促進されワーキングデータセットの サイズの増加スピードが緩やかになることが分かる。ワー キングデータセットサイズはこれまでに参照さえたことが ないメモリアドレスのページに最初にアクセスする際にの 増加される。タイリングを行わない Base の場合、*j*,*k* がそ れぞれすべて実行されてた段階でおおよそ多くの配列の要 素へのアクセスが完了してしまっているため一部のデータ はL3 キャッシュからも落ちてしまう状況となる。一方、ブ ロッキングを行っている場合は、各ループネストやキャッ シュ階層において局所性が高まっているため再利用による 参照が増えていることが分かる。これにより、例えば、*k*,*j* のループに間してはL3 キャッシュの容量よりも小さいた め、キャッシュメモリに多くのデータが格納されているこ とが期待できる。

以上より、ワーキングデータセットサイズの時間的な変 化を監視することにより局所性の指標を定量的に得ること ができることが確認された。ループタイリングにおける分 割するパラメタの決定は入力となるデータサイズや実行す るマシンのメモリ階層構成や実行時に割り当てられるメモ リレイアウトにも依存するためコンパイルの段階では得 ることが難しいと考えられている。本論文で論じたダイナ ミックコンパイレーション技術により更に高度なプロファ イラやコード変換機構の研究開発を引き続き進め、性能 チューニングをエンドユーザーから透過的かつ生産的に実 行する基盤技術として開発していく計画である。

5. まとめと今後の課題

本論文では、キャッシュメモリやコンパイラでは考慮で きないメモリ階層間のデータ局所性をアプリケーションの データ参照局所性に適応的にマッピングするメモリ階層対 応ダイナミックコンパイレーション機構を用いて実行時に プログラマから透過的に最適化する手法を提案した。本手 法は、動的バイナリ変換技術を利用してプログラマから透 過的に高度なチューニングに必要な情報を取得し、加えて、 これまでは高度な知識を持つプログラマの手作業を必要と していたメモリ階層チューニングを自動/半自動で行うこ とを可能とする。

本論文においては、メモリ階層対応ダイナミックコンパ イレーション機構の主要な機能の一部である動的バイナリ 変換技術を利用したアプリケーションプログラムのプロ ファイリングを行う機構に関して現状の開発状況を説明 し、その基礎的な評価結果を示した。更に、チューニング への応用事例についての考察を行うため、ループ変換の代 表的な例であるループブロッキングを実施したコードをプ ロファイリングし、それらがどのようにチューニングに応 用されるかを考察した。

今後の課題として、ループ階層構造とキャッシュの挙動 の関係を調べる機構の開発、解析の興味領域をユーザー が指定するインターフェースの実装、さらに、HW プリ フェッチおよび SW プリフェッチとキャッシュ性能との連 携などの面でのツールの機能強化が挙げられる。また、将 来的には、データのプレースメント・レイアウトの最適化 の実施や、これらの最適化を自動で行うコード最適化機構 をソースコードにフィードバックするソース to ソース変 換か、ランタイムなバイナリ to バイナリ変換として実装 する計画である。

参考文献

- Sato, Y., Inoguchi, Y. and Nakamura, T.: On-the-fly Detection of Precise Loop Nests across Procedures on a Dynamic Binary Translation System, *Proceedings of the 8th* ACM International Conference on Computing Frontiers (2011).
- [2] Sato, Y., Inoguchi, Y. and Nakamura, T.: Whole program data dependence profiling to unveil parallel regions in the dynamic execution, 2012 IEEE International Symposium on Workload Characterization (IISWC2012), pp. 69–80 (2012).
- [3] Sato, Y., Midorikawa, H. and Endo, T.: Identifying Working Data Set of Particular Loop Iterations for Dynamic Performance Tuning, 6th Workshop on Architectural and Microarchitectural Support for Binary Translation (AMAS-BT2013). Held in conjunction with the 40th Int'l Symposium on Computer Architecture (ISCA-40), pp. 1–6 (2013).
- [4] Luk, C.-K. et al.: Pin: building customized program analysis tools with dynamic instrumentation, Proceedings of the 2005 ACM SIGPLAN conference on Programming language design and implementation, pp. 190–200 (2005).
- [5] Hazelwood, K. and Cohn, R.: A Cross-Architectural Interface for Code Cache Manipulation, *Proceedings of the International Symposium on Code Generation and Optimization*, pp. 17–27 (2006).
- [6] 佐藤幸紀:バイナリ変換による透過的なループ構造解析と コード実行時の区間実行時間の計測,2013 年並列/分散/ 協調処理に関する北九州サマーワークショップ (SWoPP 北九州 2013). 情報処理学会研究報告 2013-HPC-140, pp. 1-8 (2013).
- [7] 松原裕貴,佐藤幸紀:メモリトレース解析によるアクセス パターンのモデル化,2013年並列/分散/協調処理に関する 北九州サマーワークショップ (SWoPP 北九州 2013).情報 処理学会研究報告 2013-HPC-140, pp. 1-6 (2013).
- [8] Ammons, G., Ball, T. and Larus, J. R.: Exploiting hardware performance counters with flow and context sensitive profiling, *Proceedings of the ACM SIGPLAN 1997* conference on Programming language design and implementation, pp. 85–96 (1997).
- [9] Lam, M. S. and Wolf, M. E.: A data locality optimizing algorithm, SIGPLAN Not., Vol. 39, No. 4, pp. 442–459 (2004).