## 遅延計算におけるインダクタンスを考慮すべき配線の 統計的選別手法

金	本	俊	幾 $^{\dagger 1}$	佐	藤	高	史 $^{\dagger 2}$	黒	Л		敦 <sup>†3</sup>
Ш	上	善	$ λ^{\dagger 4} $	岡		宏	規 <sup>†5</sup>	北	浦	智	靖 <sup>†6</sup>
		小	林	宏	行 <sup>†7</sup>	橋	本	昌	官 <sup>†8</sup>		

本論文では,統計的に寄生インダクタンスLの影響を考慮すべき配線を選別する手法を提案する. 本手法は,以下の3つのステップ,すなわち,1)一般のLSI配線を想定した配線構造のバリエーショ ンを生成するステップ,2)3-Dフィールドソルバおよび回路シミュレータを用いて RC 遅延と RLC 遅延の差(RC 遅延誤差)を求めるステップ,3)得られた遅延の差を応答曲面法(RSM)を用いて 解析し,駆動ゲート(ドライバ)の強さと,配線長,幅等の配線構造パラメータに対して寄生インダ クタンスの考慮が必要となる値の組合せを選別するステップ,からなる.本統計的選別手法をITRS を参考に想定した100 nm プロセスの配線構造に適用し,配線構造パラメータを用いた RC 遅延誤差 の予測が有効であることを実証した.本適用例では,配線幅が最小線幅の5倍を超えると RC 遅延 誤差が20%を超えることが判明した.この結果に基づき,RC 遅延誤差の大きい配線のみLを抽出 して遅延を求めることが可能となるほか,レイアウト設計時に配線構造パラメータを制御することに より,配線遅延に対する寄生インダクタンスの影響を抑えたレイアウトパターンを作成することが可 能となる.

#### A Statistical Methodology for Screening Inductance Dominated Interconnects in Timing Analysis

#### Toshiki Kanamoto,<sup>†1</sup> Takashi Sato,<sup>†2</sup> Atsushi Kurokawa,<sup>†3</sup> Yoshiyuki Kawakami,<sup>†4</sup> Hiroki Oka,<sup>†5</sup> Tomoyasu Kitaura,<sup>†6</sup> Hiroyuki Kobayashi<sup>†7</sup> and Masanori Hashimoto<sup>†8</sup>

This paper proposes a statistical method to select nets in which parasitic inductance should be considered. The method consists of following steps: 1) to generate representative interconnect geometry which covers wide range of wires used in the practical design, 2) to calculate delay difference between RC- and RLC-model through accurate parasitic extraction and SPICE simulation, 3) to deduce combination of geometrical parameters such as wire width, length, and the driver strength using response surface method (RSM). The application results for ITRS based 100 nm process are presented to demonstrate the effectiveness of the geometrybased statistical screening methodology. In this example, the delay difference exceeds 20% when wires wider than 5 times of the minimum width is used. The proposed methodology enables it to define the inductance-aware design rules as well as real-time feedback of the inductance impact in the layout design phase.

- †1 三菱電機株式会社システム LSI 事業統括部
- System LSI Division, Mitsubishi Electric Corporation †2 株式会社日立製作所半導体グループ
- Semiconductor and Integrated Circuits, Hitachi, Ltd. †3 株式会社半導体理工学研究センター
- Semiconductor Technology Academic Research Center (STARC)
- †4 松下電器株式会社 Matsushita Electric Industrial Co., Ltd.
- †5 NTT **アドバンステクノロジ株式会社** NTT Advanced Technology Corporation
- †6 株式会社富士通研究所

#### 1. はじめに

銅配線を用いた先端の 100 nm 級システム LSI では, 配線抵抗の低減によりいっそうの高速化が実現する一 方,配線遅延に対する寄生インダクタンス L の影響が

Nihon Synopsys Co., Ltd. †8 京都大学

Fujitsu Laboratories Ltd. †7 日本シノプシス株式会社

Kyoto University

相対的に増大する.このため,配線を抵抗 R と寄生 容量 C からなる RC モデルとして扱う一般的な遅延 計算では,Lの影響を受ける現実の遅延との間に無視 できない誤差を生じることが懸念される.

しかし,LSI内部のすべての配線についてLを抽出 することは,配線ごとの電流経路決定が必要なため, 現実的には困難である.

また,Lの影響をコスト関数に含めたレイアウトパ ターン改善手法が未確立であるため,RLC 抽出後の ポストレイアウト検証でLによる遅延増大等の影響 を検出しても,修正を行うことは容易ではない.そこ で,我々はRLC抽出前に寄生インダクタンスを考慮 すべき配線を選別(スクリーニング)し,Lに起因す る遅延誤差の少ないレイアウトパターンの設計を行う ことを目的とし,寄生インダクタンスが配線遅延に及 ぼす影響を定量的に求めるシステムを開発した.

本論文では,上記システムと,それにより得られる RC 遅延の RLC 遅延に対する相対誤差の大きい配線 を選別する手法を提案する.

既報のスクリーニングルール<sup>1)~3)</sup> では配線の選別 に配線 RLC 等の回路パラメータを用いているが,本 手法では配線長や幅等の配線構造パラメータをもって 配線を特定する.また,多くのパラメータの組合せに 対するシミュレーション結果から RC 遅延誤差の主因 となる配線構造パラメータを選別し,必要十分な精度 を持つ予測式を得るため,統計的手法である応答曲面 法 RSM (Response Surface Method)<sup>4)</sup> を用いる.

ITRS<sup>5)</sup>を参考に想定した 100 nm プロセスの配線 構造に本手法を適用し, 配線構造パラメータを用いた RC 遅延誤差の予測が可能であることを示す.これに より寄生インダクタンスの影響を抑えたレイアウト設 計が可能となり,ポストレイアウトの修正を削減する ことができる.

2. RC/RLC 遅延評価システム

RC 遅延と, RLC 遅延を比較し, インダクタンスが 配線遅延に及ぼす影響を定量的に評価するシステムの 処理フローを図1に示す.なお, RC 遅延, RLC 遅 延とは,それぞれ配線の等価回路をRCモデル, RLC モデルで表して求めた遅延とする.本システムは,大 別すると配線 RLC の抽出,ドライバ・レシーバの決 定,回路シミュレーションの3つの処理ステップから なる<sup>6)</sup>.以下,本システムにおける配線モデル,ドラ イバ・レシーバモデル,回路シミュレーションによる RC/RLC 遅延の導出方法を述べる.



図1 RC/RLC 遅延評価システム Fig. 1 RC delay and RLC delay evaluation system.

#### 2.1 配線モデル

配線のインダクタンスは信号と電源・グランド配 線が形成する電流ループの大きさに依存する<sup>3)</sup>.した がって,着目する信号配線だけでなく,ドライバと負 荷ゲート(レシーバ)が接続するグランド配線を含む ように構造を定義する.配線構造は,配線膜厚や層間 の絶縁体厚等,配線プロセスにより決まる断面構造と, レイアウト設計により決まる配線幅,配線間隔,配線 長等からなる.

配線モデルの RLC パラメータに周波数依存性を持たせない場合には,伝送する信号に対応する代表周波数 f を決めてパラメータを抽出する.代表周波数01 つとして実効周波数  $f_s$  (significant frequency)がある<sup>7)</sup>.実効周波数  $f_s$  は,この周波数以下に台形波のスペクトルの約85%が集中する周波数であり, $t_r$ を信号の立上り(立下り)時間として次式で表される.

$$f_s = \frac{0.35}{t_r} \tag{1}$$

抵抗とインダクタンスに周波数依存性を持たせるこ とができる場合は,直流から実効周波数よりも十分高 い周波数までを抽出範囲とする.同形状の配線であっ ても,その空間的な配置によって実効的な抵抗値とイ



ンダクタンスは変化する.このため,抵抗とインダク タンスの抽出には3次元構造を記述できる抽出ツー ル<sup>8),9)</sup>を用いる.同様に,容量の抽出には,3次元ま たは2次元の容量抽出ツール<sup>8),10)</sup>を用いる.ただし, インダクタンスが問題となる配線は一般に断面に対し て十分に長いため,容量は2次元解析で十分であるこ とが多い.なお,配線間のコンダクンスは,考える周

抵抗・インダクタンスの抽出結果と容量の抽出結果 を組み合わせて,配線の RLC モデルと RC モデルを 作成する.RLC モデルは,実効周波数での抵抗・イ ンダクタンス値と容量値を用い, $\pi$ 型のセグメントを 従属接続する形で作成する.1セグメントの配線長は, 以下の基準により決める<sup>7)</sup>.

波数での配線間の絶縁性が十分良いとして無視する.

- (1) 抵抗とインダクタンスのインピーダンス比 *R*/ω*L*が1より小さい場合には,信号の立上り 時間に対応する実効周波数の波長に対して,セ グメントの長さが十分小さく(たとえば1/10 以下)になるよう分割する.
- (2)  $R/\omega L > 1$ の場合には,  $3 \sim 5$ 分割とする.

遅延時間比較の基準とする RC モデルは,前節で得 られる直流での抵抗,容量値を組み合わせて RLC モ デルと同様に作成する.ただし,抵抗値の周波数依存 性が小さく,実効周波数時の抵抗値が直流抵抗に等し いと見なせる場合には,単に RLC モデルからインダ クタを取り除いて作成できる.セグメントの分割数は, RLC モデルと同一とする.

2.2 ドライバ・レシーバモデル

本システムでは,配線を駆動するドライバを電圧源 および抵抗 R<sub>s</sub>,信号を受けるレシーバをゲート容量 C<sub>rev</sub>によりモデル化する(図2).なお,評価対象と なるプロセスにおけるトランジスタモデルが存在する 場合,あるいは文献11)等の方法により評価対象とな るプロセスのトランジスタモデルが予測できる場合に は,当該モデルを用いる.

2.3 回路シミュレーション

RC モデルと RLC モデルに対し, それぞれ同一の

ドライバ・レシーバを接続して回路シミュレーション により RC 遅延と RLC 遅延を求め,遅延時間差を 求める.配線の遅延時間は,図2のNode1の電位が Vdd/2 に遷移した時刻から Node2の電位が Vdd/2 に遷移した時刻までの時間と定義する.電圧源 Vi に よる入力波形は,立上り時間 *t<sub>r</sub>*の台形波とする.

# インダクタンスを考慮すべき配線の選別 手法

寄生インダクタンスを考慮すべき配線を指摘する いくつかの選別(スクリーニング)条件が提案されて いる.たとえば Deutsch ら<sup>1)</sup> や Ismail ら<sup>2)</sup>の論文に ある

$$R_{wire}/2Z_0 < 1 \quad (Z_0 = \sqrt{L/C})$$
 (2)

や,ドライバの駆動力を考慮に入れた Cheng ら<sup>3)</sup>の スクリーニング条件

$$R_{wire} + R_s < m \cdot \omega_s L_w \tag{3}$$
  $\texttt{\textit{bish5h3}}$  .

式 (2) は有損失伝送線路のダンピングファクタ  $\xi = Z_0/R_{wire}$  が 1 のときを境界とし,  $\xi$  が大きくなるにつれ寄生インダクタンスの影響が大きくなることを表す.また,式(3) は誘導性リアクタンス  $\omega L$  と抵抗との比に着目し,さらにドライバの駆動力を考慮に入れた式である.

これらのスクリーニング条件は,いずれも配線 RLC 等の回路パラメータを変数とする式を用いている.と ころが, RLC 抽出後のポストレイアウト検証でLに よる遅延増大等の影響を検出しても,修正を行うこと は容易ではない.そこで,本論文で提案する手法では, 着目する配線構造や周波数領域において, RLC 抽出 前に寄生インダクタンスを考慮すべき配線を選別する ことを目的とし,以下の手順で選別式の導出を行う. 選別式導出のフローを図3に示す.

まず 2 章に示した RC/RLC 遅延評価を用い, RC 遅延の RLC 遅延に対する相対誤差

$$\operatorname{Error} = \frac{\operatorname{RLC} \operatorname{\underline{\#}} \operatorname{\underline{\#}} - \operatorname{RC} \operatorname{\underline{\#}} \operatorname{\underline{\#}}}{\operatorname{RC} \operatorname{\underline{\#}} \operatorname{\underline{\#}}} \times 100 \qquad (4)$$

#### を求める.

次に,求めた RC 遅延の RLC 遅延に対する相対誤 差あるいは遅延時間差と既存のスクリーニング条件式 の値を比較し,より相関の強い条件式を選択する.条 件式の変数に含まれる回路パラメータに関し,応答曲 面法 RSM (Response Surface Method)<sup>4)</sup>を用いて 式(4)の Error に対する新たな予測式を応答曲面 RSF (応答関数 RSF, Response Surface Function)とし



図 3 RC 遅延誤差予測式導出フロー

Fig. 3 Derivation of error using RC delay prediction equation.

#### て求める.

RSM は,近年配線 RC 負荷や入力信号の立上りあ るいは立下り時間を変数とするセルの遅延ライブラリ を作成する手法として用いられるほか<sup>12)</sup>,配線容量 TEG を用いた配線構造パラメータのキャラクタライ ズにも応用されている<sup>13)</sup>.

RSF は, n 個 (n > 1) の予測変数  $x_i (i = 1, ..., n)$ から予測される応答 y の関係を近似した関数

 $y = f(x_1, ..., x_n) + \epsilon$  (5) である.本手法では,Errorが応答となる.RSFの関 数形に特に制限はないが,取扱いの容易さから予測変 数に対して適当な変数変換を施したうえで多項式とす ることが一般的である.本手法では,2次または3次 の多項式とする.回帰への寄与が小さい項は,5%の T検定を用いて削除する<sup>14)</sup>.

未知係数を含む RSF に対し,最小二乗法およびさ きに述べた T 検定を適用することにより未知係数を 推定し,所望の RSF を得る.RSF の予測精度は,自 由度修正済み決定係数( $R^2$ )により判定する<sup>4)</sup>.本手 法では,0.95 以上の決定係数を持つ RSF を採用する.

回路パラメータを予測変数とする所望の精度を持つ RSFを得た後,配線 RLCを配線構造パラメータ(物 理寸法)を変数とする解析式で表したモデル<sup>15),16)</sup>を もとに,配線構造パラメータ,およびドライバ抵抗の 中から予測変数の候補を選定し,RSFを求める.配 線構造パラメータを予測変数とする RSF を新たな選 別条件式とし,寄生インダクタンスの影響を考慮すべ き配線に対してスクリーニングを行う.

#### 4. 100 nm プロセスへの適用結果

提案する手法の有効性を確認するために,100 nm 世代のシステムLSIのグローバル配線構造への適用を 行い,インダクタンスのモデル化有無が遅延時間に与

表 1 100 nm のプロセスパラメータ Table 1 Assumed parameters for 100 nm technology.

項目	単位	値
ゲート長	nm	100
ASIC 動作周波数	GHz	0.98
クロック立ち上り時間 $t_r$	$\mathbf{ps}$	102
実効周波数 $f_s$	GHz	3.4
最小配線ピッチ $P_{min}$	nm	460
最小配線幅 $W_{min}$	nm	230
配線厚 T	nm	621
ビア深さ <i>H</i>	nm	644
層間膜比誘電率 $arepsilon_r$		1.9
配線抵抗	$\Omega/\mathrm{mm}$	154
$x1$ ドライバオン抵抗 $R_{unit}$	Ω	3480
x1 レシーバ入力容量 <i>C</i> anada	fF	3.3



Fig. 4 Wire profile.

える影響を具体的に求めた . 1999 年度の国際半導体 技術ロードマップ ( ITRS )<sup>5)</sup> に基づき仮定するプロセ スパラメータを表 1 に示す .

4.1 配線モデル

図4 に本適用例における配線構造のモデルを示す. 信号配線は,最上層を用いる3本のグローバル配線で あり,配線幅 W<sub>s</sub>,ピッチ P<sub>s</sub>とする.配線層の下層 として格子状の電源・グランド配線を想定して,抽出 対象とする配線から2層下に信号配線と平行にグラ ンド配線を置く.グランド配線は,ピッチ P<sub>g</sub>で敷詰 める.

ここでは、1層下の直交方向の配線と3層以上離れ たグランド配線は影響が小さいとしてモデル化しない. Si基板は、信号配線近傍のグランド配線と比較して抵 抗率が大きいことから、抵抗・インダクタンスの抽出 では無視し、容量抽出ではグランドとして扱う、図4 の各パラメータに対し、現実の設計で使用する配線の バリエーションを包含するように、表2に示す組合せ でRLC抽出を行う.まず、抵抗やインダクタンスは、 下層のグランド配線ピッチ Pg に対する依存性が大き いと考えられるため、Pg を特にインダクタンスの差 が大きい最小ピッチの2倍から 32倍の範囲で変化さ

パラメータ 単位 バリエーション 信号配線ピッチ Ps  $P_{min}$  $\times 1, \ \times 2, \ \times 5, \ \times 10, \ \times 20$ 信号配線幅 W<sub>s</sub>  $W_{min}$  $\times 1, \ \times 5, \ \times 10, \ \times 20$ グランド配線ピッチ P<sub>q</sub>  $P_{min}$  $\times 2, \times 16, \times 32$ グランド配線幅  $W_q$  $W_{min}$  $\times 1$ 配線長 l  $\mathbf{m}\mathbf{m}$ 0.5, 1.0, 1.5, 2.0

表 2 配線構造パラメータの組合せ Table 2 Parameter variation for wire profile.

せている.また,信号配線幅 W<sub>s</sub>は,抵抗が小さくイ ンダクタンスの影響が大きくなると考えられる構造ま で,広範囲に変化させておく.一方,タイミング設計 の工程において,長い配線に対し自動的にパッファ挿 入が行われることを想定し,配線長の最大値は2mm とする.

4.2 ドライバ・レシーバモデル

本事例においては,2章に記したように配線を駆動 するドライバを電圧源および抵抗 $R_s$ ,信号を受けるレ シーバをゲート容量 $C_{rcv}$ とするモデル化を採用した. 図 2 における $R_s$ と $C_{rsv}$ の値は,以下の2通りの 設計方針に基づき決定する.なお,図2において $C_1$ ,  $C_2$ はそれぞれ $C_1 = C_{wire}/2$ , $C_2 = C_{wire}/2 + C_{rcv}$ , ただし $C_{wire}$ は配線の総容量とする.

設計方針1: 配線はすでにリピータにより分割され るとする.この場合,全体の遅延時間を最小化す るために,ドライバの遅延と配線負荷による遅延 が等しくなるようにドライバのオン抵抗を求める. ドライバとレシーバは同サイズとする.

図 2 の Node1 における Elmore 遅延<sup>17)</sup> T<sub>D1</sub>,お よび Node2 における Elmore 遅延 T<sub>D2</sub> はそれ ぞれ

$$T_{D1} = R_s(C_1 + C_2) \tag{6}$$

$$T_{D2} = R_s C_1 + (R_s + R_{wire})C_2$$
(7)

ここで,ドライバの遅延と配線負荷による遅延が 等しくなる条件は

$$T_{D2} - T_{D1} = T_{D1} \tag{8}$$

である.また,単位ゲートのゲート容量,オン抵 抗をそれぞれ  $C_{unit}$ ,  $R_{unit}$ として,ドライバと レシーバのゲート幅の単位ゲートに対する倍率を Nとすると,次式を得る.

$$R_s = R_{unit}/N \tag{9}$$
$$C_{rsv} = NC_{unit} \tag{10}$$

式 (6) ~ (10) より N を求めて  $R_s$  ,  $C_{rcv}$  を算出 する .

設計方針 2: 配線の RC 負荷に応じてドライバのオン抵抗を調整し、レシーバの入力ゲートにおける
 電位 V<sub>oL</sub> から V<sub>oH</sub> に至る立上り時間を目標値 t<sub>r</sub>





にできるドライバのオン抵抗を求める.ドライバ とレシーバは同サイズとする.

図 2 の Vo における時間応答 V<sub>o</sub> は次式で表される.

$$V_o = V_{dd} \left( 1 - e^{\frac{-t}{R_s(C_1 + C_2) + R_{wire}C_2}} \right) (11)$$

式  $(9) \sim (11)$  より所望の立上り時間  $t_r$  に対応する N を求めて  $R_s$ ,  $C_{rcv}$  を算出する.

4.3 回路シミュレーション

回路シミュレーションにおける等価回路を図5に 示す.3平行の中央の配線の遅延を測定することとし, 両隣の配線は信号遷移なし(論理'L'固定)とする.

100 nmプロセスではクロック周波数を約1 GHzと仮定する. 立上り時間  $t_r$ は、クロック信号周期の1/10として $t_r=102 \text{ ps}$ 、式(1)より実効周波数を $f_s=3.4 \text{ GHz}$ とする.

表2に示したように,配線幅やピッチ等を広範囲に 変化させた.このため,ドライバ設計方針1に対して は「幅広・ピッチ大の短距離配線」のような本来さら に長距離の一括伝送に適用すべき組合せを含み,一方 設計方針2に対しては「最小幅・最小ピッチの長距離 配線」等,本来リピータにより配線長がさらに分割さ れるべき組合せを含む.こうしたケースでは,極端に 大きなドライバが選択されたり $R_{ss}$ が負に計算され たりしたため,ここでは,オン抵抗が $R_{unit}/256$ 以 下となるケースについては解析対象から外した.ドラ イバには,振幅1.2V, $t_r = 102$  psのパルス信号を入 力して回路シミュレーションを行った.

4.4 インダクタンスを考慮すべき配線の選別

4.4.1 既存のスクリーニング条件式評価

まずドライバ設計方針 1 および 2 のそれぞれにつ いて,回路パラメータを変数とするスクリーニング条 件式 (2),(3)の値と,4.3 節における回路シミュレー ションで求めた RC 遅延誤差との比較を行った.図6 に両者の相関を示す.スクリーニング条件(2)におい て  $2Z_0/R_{wire}$ が4を超えると RC 遅延相対誤差が 20%を超えることが分かる.一方,スクリーニング条 件(3)は,RC 遅延時間差との相関がより強いことが分







かる.なお,図6(b)では相関をより分かりやすくする ため,縦軸を RLC 遅延と RC 遅延の時間差(=RLC 遅延 – RC 遅延)として表示した.本適用例では,式 (3)のスクリーニング条件を基礎とし,次節以降で回 路パラメータおよび配線構造パラメータによる RC 遅 延誤差予測式の導出を行う.

#### 4.4.2 回路パラメータによる RC 遅延誤差予測式 導出

スクリーニング条件式 (3) の変数に含まれる回路パ ラメータは  $R_s$ ,  $R_{wire}$ ,  $\omega L$  である.そこで,まずこ れらを変数とする RC 遅延誤差の予測式を RSM によ リ求めた.図7に,  $t_r = 102$  ps における回路パラメー タ  $\omega L$ ,  $R_{wire}$  による予測精度を示す.グラフの横軸 は回路シミュレーションで求めた RLC 遅延と RC 遅 延の間の相対的な誤差予測値,縦軸は  $\omega L$ ,  $R_{wire}$  を 変数とする予測式で求めた RLC 遅延と RC 遅延の差 を表す.本事例では,  $R_s$  を含む項を削除しても 3 次 の RSF で  $R^2 > 0.95$ の精度を満たすことが判明し た.そこで,配線構造パラメータによる RC 遅延誤差 予測においてより明確な知見を得るため, R<sub>s</sub>を含む 項は無視することとした.

#### 4.4.3 配線構造パラメータによる RC 遅延誤差予 測式導出

次にこれら回路パラメータから,予測変数の配線構 造パラメータへの変換を行う.

まず,線状導体に対し,部分自己インダクタンス  $L_{partial}$ ,および部分相互インダクタンス  $M_{partial}$ は 以下の近似式で表される<sup>15)</sup>.

$$L_{partial} = \frac{\mu_0 l}{2\pi} \left[ \ln\left(\frac{2l}{w+t}\right) + \frac{1}{2} + \frac{0.2235(w+t)}{l} \right] \quad (12)$$
$$M_{mutual} = \frac{\mu_0 l}{2\pi} \left\{ \ln\left(\frac{2l}{d}\right) - 1 + \frac{d}{l} \right\} \quad (13)$$

ただし,*l* は配線長,*w* は配線幅,*t* は配線膜厚,*d* は 配線間隔を表す.



図8 RC 遅延相対誤差の配線構造パラメータ  $W_s$ ,  $P_g$  による予測精度 Fig.8 Error prediction accuracy using physical parameters  $W_s$ ,  $P_g$ .

当該配線に対し,電流帰還経路が特定できる場合, インダクタンスは完結したループインダクタンスとし て扱える.本事例の配線構造を単純化した,信号配線 を電流帰還配線で挟む等間隔3配線系において,ルー プインダクタンスは次式で表される<sup>15)</sup>.

$$L_{loop} = L_s - 2M_{sg} + \frac{L_g}{2} + \frac{M_{gg}}{2}$$
(14)

ただし、 $L_s$  は信号配線の部分自己インダクタンス、 $L_g$ は電流帰還配線の部分自己インダクタンス、 $M_{sg}$  は信 号—帰還配線間の部分相互インダクタンス、 $M_{gg}$  は帰 還配線間の部分相互インダクタンスである、本事例で はグランド配線を帰還経路とするループインダクタン スとなる.式(12)~(14)より $L_{loop}$ は、l,w,t,dの関数となることが分かる.ここで、t は配線プロセ スにより決まるため、インダクタンスL は図 4 の配 線構造パラメータを用いて次式のように表せる.

 $L = L_{loop} = f_1(W_s, P_g, l) + \epsilon_1 \tag{15}$ 

一方, DC 領域における抵抗 R は抵抗率 ρ を用い て一般に次式のように表される.

$$R = \rho \times \frac{l}{w \times t} \tag{16}$$

ここで, t は配線プロセスにより決まるため,  $R = f_2(W_s, l) + \epsilon_2$ を得る.そこで,回路パラメータ L, Rを規定する配線構造パラメータ  $W_s$ ,  $P_g$ , lを変数とする RC 遅延誤差の予測式を RSM により求めた.本事例では,配線長 lを含む項を削除しても 3 次の RSFで $R^2 > 0.95$ の精度を満たすことが判明した.これは基本的に RC 遅延誤差が  $\omega L \ge R \ge 0.72$ ピーダンス比で決まり,ループインダクタンス  $L \ge R$ はどちらもほぼ配線長 lに比例するためであると考えられる.そこで,ここでは配線長 lを無視することとした.図8に $t_r = 102$  ps における配線構造パラメータ

 $W_s$ ,  $P_g$  による RC 遅延誤差の予測精度を示す. グラ フの横軸は回路シミュレーションで求めた RLC 遅延 と RC 遅延の差,縦軸は  $W_s$ ,  $P_g$  を変数とする予測 式で求めた RLC 遅延と RC 遅延の差を表す.また,  $t_r = 102 \text{ ps} \pm 20 \%$ における RSF を 3 次元表示した グラフを図 9 に示す.図 9 において, $W_s$ ,  $P_g$  軸は それぞれ表 1 に示した信号配線幅  $W_s$ , グランドピッ チ  $P_g$  の最小値  $W_{min}$ ,  $P_{min}$ (表 2)に対する倍率を 表す.なお, RSF の一例として,図 9 b(2) に対応す る RSF を式 (17) に示す.

$$RSF = 0.45 + 1.69W_s + 0.105P_g - 0.137W_s^2 + 0.0685W_sP_g + 0.00351W_s^3 - 0.00059W_s^2P_g - 0.00135W_sP_g^2 - 0.000063P_a^3$$
(17)

図9より以下のことが分かる.線幅W。を最小線幅 の 4 倍以下とするときの相対誤差の最大値は 20%以 下である.本構造で信号の配線幅を制限すると,イン ダクタンスが遅延に与える影響はドライバ設計によら ず小さい.また,グランドピッチを小さくすることで, さらに誤差を抑えることができる.一方,5倍よりも 幅広の配線を用いる場合にはドライバの設計によって 遅延が大きく変化する可能性がある.ドライバの駆動 力を配線負荷に比例させるよう調整して立上り時間を 制御するドライバ設計方針2では, RC 遅延が小さく 配線の抵抗が小さい幅広配線についてもインダクタン スの影響が小さい(図9a2,b2,c2).特に,グラン ドピッチが最小ピッチを6倍以下に制限すると,信号 配線幅が最小幅の20倍でも遅延誤差を20%以下にで きる.インダクタンスの影響を抑えるためには,適切 な配線幅の選択のほか,ドライバの選択により立上り 時間を制御することが有効であることが判明した.



a2) ドライバ設計方針 2;  $t_r = 122$  ps b2) ドライバ設計方針 2;  $t_r = 102$  ps c2) ドライバ設計方針 2;  $t_r = 82$  ps 図 9 RC 遅延相対誤差の配線構造パラメータ  $W_s$ ,  $P_g$  による予測グラフ Fig. 9 Error trend using physical parameters  $W_s$ ,  $P_g$ .

#### 5. む す び

本論文では,応答曲面法を用いて寄生インダクタン スの影響を考慮すべき配線を選別する手法を提案した.

ITRS を参考に想定した 100 nm プロセスの配線構 造に本手法を適用し,配線構造パラメータを用いた RC 遅延誤差の予測が可能であることを実証した.本 事例では配線幅が最小線幅の5倍を超えると寄生イン ダクタンス考慮の有無による配線遅延値の差20%を超 え,遅延計算時に寄生インダクタンスを考慮する必要 があることが判明した.その場合レシーバの入力ゲー トにおける電位の立上り時間を一定にできるようなド ライバを選択し,信号配線と並走するグランド配線を 近づけることが有効である.

本手法の応用としては,たとえばクロック分配回路 生成<sup>18)</sup>におけるクロック幹線の配線構造パラメータ制 御や,広くフロアプランやレイアウト設計等,設計の 早い段階で使用できる設計ルールの作成が考えられる.

謝辞 本研究をまとめるにあたり,社団法人電子情

報技術産業協会の EDA 技術専門委員会およびデシミ クロン設計研究会の委員の皆様,ならびに東芝(株) 池内敦彦氏のご協力に感謝いたします.

#### 参考文献

- Deutsch, A., Coteus, P., Kopcsay, G., et al.: On-Chip Wiring Design Challenges for Gigahertz Operation, *Proc. IEEE*, Vol.89, No.4, pp.529–555 (2001).
- Ismail, Y., Friedman, E. and Neves, J.: Figures of Merit to Characterize the Importance of On-Chip Inductance, *Proc. ACM/IEEE De*sign Automation Conf., pp.560–565 (1998).
- Cheng, C.-K., Lillis, J., Lin, S. and Chang, N.: Interconnect Analysis and Synthesis, John Wiley & Sons, Inc. (2000).
- 4) 轟 章:インターネット講義 一応答曲面法の機
   械工学における適用.

http://ueno.mes.titech.ac.jp/rec-res.html

 SIA: International Technology Roadmap for Semiconductors (1999). Vol. 44 No. 5

- 6) 佐藤高史,金本俊幾,黒川 敦,川上善之,岡 宏規,北浦智靖,小林宏行,橋本昌宜:インダク タンスが配線遅延に及ぼす影響の定量的評価方法, 第15回回路とシステム(軽井沢)ワークショップ 論文集, pp.438-498 (2002).
- Poon, R.: Computer Circuits Electrical Design, Prentice-Hall International (1995).
- 8) Synopsys, Inc.: Raphael: Interconnect Analysis Software Product. http://www.synopsys.com/products/avmrg/ raphael\_ds.html
- 9) Kamon, M., Tsuk, M. and White, J.: FAS-THENRY: A Multipole-Accelerated 3-D Inductance Extraction Program, *IEEE Trans. MTT*, Vol.42, No.9, pp.1750–1758 (1994).
- 10) Nabors, K., Kim, S. and White, J.: Fast Capacitance Extraction of General Three-Dimensional Structures, *IEEE Trans. MTT*, Vol.40, No.7, pp.1496–1506 (1992).
- 11) Cao, Y., Sato, T., Orshansky, M., Sylvester, D. and Hu, C.: New Paradigm of Predictive CMOS Modeling for Early Circuit Simulation, *Proc. IEEE Custom Integrated Circuits Conf.*, pp.201–204 (2000).
- 12) Sato, H., Ito, Y., Kunitomo, H., Baba, H., Isomura, S. and Masuda, H.: Delay Library Generation With High Efficiency and Accuracy on the Basis of RSM, *IEICE Trans. Electron.*, Vol.E83-C, No.8, pp.1295–1302 (2000).
- 13) 半導体理工学研究センター:LSI 回路の挙動に 関するシミュレーション技術の開発 平成 11 年度 成果報告書(平成 11 年).

http://www.tech.nedo.go.jp/Index.htm

- 14) 金本俊幾,佐藤高史,黒川 敦,川上善之,岡 宏規,北浦智靖,小林宏行,橋本昌宜:0.1-μm級 LSIの遅延計算における寄生インダクタンスを考 慮すべき配線の統計的選別手法,DAシンポジウ ム,pp.149–154 (2002).
- 15) Lu, Y.-C., Celik, M., Young, T. and Pileggi, L.: Min/max On-Chip Inductance Models and Delay Metrics, *Proc. ACM/IEEE Design Au*tomation Conf., pp.341–346 (2001).
- 16) Sakurai, T. and Tamaru, T.: Simple Formulas for Two and Three Dimensional Capacitances, *IEEE Trans. Electron Devices*, Vol.30, pp.183– 185 (1983).
- 17) Elmore, W.: The Transient Response of Damped Linear Networks With Particular Regard to Wideband Amplifiers, J. Appl. Phys., Vol.19, No.1, pp.55–63 (1948).
- 18) 寺井正幸,金本俊幾,小谷 健,柴山泰範,岡崎 芳,堀場康孝,岩出秀平:大規模高速ASIC用ク ロック分配回路レイアウト設計ツールの開発,情 報処理学会論文誌,Vol.43, No.5, pp.1294-1303

(2002).

(平成 14 年 10 月 17 日受付) (平成 15 年 1 月 7 日採録)



### 金本 俊幾(正会員) 平成元年日本大学理工学部物理学

科卒業.平成3年同大学大学院理工 学研究科修士課程修了.同年三菱電 機(株)入社.以来,LSIの物理設 計・検証の研究開発に従事.現在,同

社システム LSI 事業統括部勤務.



#### 佐藤 高史

平成3年早稲田大学理工学研究科 修士課程修了.同年(株)日立製作 所入社.以来,LSIの設計技術に関 する研究開発に従事.平成8年から 9年にかけて米国カリフォルニア大

学バークレイ校客員研究員 . 現在 , 京都大学博士課程 在籍 . 電子情報通信学会 , IEEE 会員 .



# 黒川 敦(正会員) 昭和 62 年成蹊大学工学部電気工 学科卒業.同年三洋電機(株)入社. 以来,LSIの物理設計・特性設計の 研究開発に従事.平成14年7月か

■■■ ふ ■■■ ら(株)半導体理工学研究センター に出向,設計技術の研究に従事,現在に至る.電子情 報通信学会,IEEE 会員.



#### 川上 善之

昭和 60 年関西大学工学部電気工 学科卒業.昭和 62 年同大学大学院修 士課程修了.同年松下電器産業(株) 入社.以来,LSIの物理設計・タイ ミング検証分野の研究開発に従事.

現在,同社半導体社開発本部勤務.電子情報通信学会 会員.



岡 宏規

昭和 63 年中央大学理工学部電気 工学科卒業.平成2年同大学大学院 修士課程修了.同年4月日本電信電 話株式会社交換システム研究所入所. 現在,NTT アドバンステクノロジ

株式会社へ出向中であり, Synopsys 社の回路シミュ レータ HSPICE の技術サポート関連に従事.



#### 北浦 智靖

平成3年東北大学工学科通信工学 科卒業.平成5年同大学大学院電子 工学科修士課程修了.同年(株)富 士通研究所入社.以来,LSIの物理 設計の研究開発に従事.現在,同社

システム LSI 開発研究所勤務 .



#### 小林 宏行

平成3年茨城大学工学部電子学科 卒業.同年三菱電機(株)入社.以 来,LSI設計業務に従事.平成11 年日本シノプシス(株)入社.現在, 同社技術本部勤務.EDA ツールの

セールスに従事.



#### 橋本 昌宜(正会員)

平成9年京都大学工学部電子工学 科卒業.平成13年同大学大学院博士 課程(通信情報システム専攻)修了. 現在,京都大学大学院情報学研究科 助手.LSIの設計手法,CADの研

究に従事.博士(情報学).電子情報通信学会,IEEE 各会員.