## クロックゲーティングによる 信頼性起因クロックスキューとその対策 <sup>星 誠†</sup> 渡邊 眞之<sup>†</sup> 黒川 敦<sup>†</sup>

1. はじめに

信頼性問題の中でも特に NBTI (Negative Bias Temperature Instability) と HCI (Hot-Carrier Injection) は微細 LSI の回路動作に影響を与え る可能性が高い[1,2]。

本論文ではクロックゲーティングによって生 じるクロックスキュー問題に焦点を当て、NBTI と HCI によるスキュー及びその原理を明示し、 信頼性耐性の高いクロック分配及び設計対策に ついて提示する。

2. クロック分配の信頼性劣化

2.1 劣化モデル

信頼性劣化モデルは以下を用いる[1-3]。	
$V_{th} = V_{th0} + \Delta V_{t,X}$	(1)

 $\Delta V_{t,BTI} = A_{BTI} \times t^{n_{BTI}} \tag{2}$ 

$$\Delta V_{t,HCI} = A_{HCI} \times t^{n_{HCI}} \tag{3}$$

但し、 $A_{BTI} \ge A_{HCI}$ はテクノロジ依存定数である。  $A_{HCI} \mathrel{\rm id} A_{HCI} \propto (1/L)^{\alpha} f$ の関係があり、Lはチャネ ル長、fは周波数である。報告されているべき乗 数は $n_{BTI} \approx 1/6 - 1/4$ 、 $n_{HCI} \approx 1/3 - 1/2$ である。図 1 にべき乗数の違いによる劣化特性の相違を示す (10年で 30mV 劣化することを仮定)。べき乗数 が小さい(すなわち HCI よりも NBTI)方が、早 い時期に劣化が進行することになる。

2.2 クロックゲーティングと信頼性劣化

ゲーテドクロックツリーのイメージを図 2 に 示す。低電力化を目的に、クロックゲーティン グにより一部の使用しないシステムを停止する。 図 3 は動作条件による劣化の相違を示す。(a)は クロック入力の例で、この場合は NBTI により PMOS と HCI により NMOS が劣化する。(b)はゲー ティングにより停止した例で、この場合、一段 置きに PMOS が NBTI により劣化する。その劣化 した PMOS の負荷が大きく、その PMOS を回路動 作に使用する場合、大きな遅延となる。逆に負 荷が小さいか、劣化した PMOS を動作に使用しな い場合は遅延増加に至らない。この劣化のアン バランスがスキューを増大させる。



図1 経時劣化モデルのべき定数による閾値劣化の違い



## 3. 解析結果

本解析では、NBTI 起因 PMOS  $\Delta V_{t,BTI(P)}$ と HCI 起 因 NMOS  $\Delta V_{t,HCI(N)}$ のみを考慮する。DC 印加で 10 年後に  $I_{on}$ が 10%劣化すると仮定して、式(2)と式 (3)のそれぞれの  $\Delta V_{t,X}$ を求めた。べき乗数は  $n_{BTI}=1/4 \ge n_{HCI}=1/2 \ge R$ 印かた。AC 印加時の HCI 劣化は DC の 1/5 と仮定した。回路シミュレータ HSPICE (各トランジスタの閾値劣化は delvt0 を 使用)によってスキューを解析する。

図 4 に解析に使用した回路を示す。(a)と(b) は AND ゲートにより出力ローでゲーティングし、 ポジティブとネガティブエッジでトリガーする ことを、(C)と(d)は NAND ゲートにより出力ハイ でゲーティングし、ポジティブとネガティブエ

Clockskew Reliability Issue Caused by Clock Gating and its Countermeasure

Makoto Hoshi<sup>†</sup>, Masayuki Watanabe<sup>†</sup> and Atsushi Kurokawa<sup>†</sup> <sup>†</sup>Department of Electronics and Information Technology, Faculty of Science and Technology, Hirosaki University

ッジでトリガーすることを意味する。また、それぞれの上側と下側は大きな負荷がインバータの奇数段出力と偶数段出力に付加している。インバータの半分塗り潰しはゲーティングによるNBTI起因 PMOS 劣化を示す。16nm テクノロジを用い、トランジスタサイズは  $L=L_{min}$  (=16nm)、 $W_P = W_N \times 2 = L_{min} \times 8$ である。劣化前はスキューが生じないように(a)~(d)の遅延は 120.0ps になるように中間容量  $C_{1a} \sim C_{2d}$ は調整してある。入力スルー $t_s = 20$ ps、終端負荷容量  $C_{FF} = 0.05$ FF である。

表 1~4 に解析結果を示す。表中の Gating Ratio において 0%は常時クロックが動き続ける ことを、100%は全く動いていないことを表す。 また、HCI 劣化はゲーティング率に応じて減少し、 NBTI 劣化は止めた状態と利用するエッジにより 異なる。非反転停止-ポジティブエッジトリガ FF もしくは反転停止-ネガティブエッジトリガ FF を用いたシステムがゲーティング先のスキュー を低減できることがわかる。



<u>表1 AND ゲーティング、ポジティブエッジ(図 4(a))</u>									
Gating	HCI only (ps)		NBTI only (ps)			Both (ps)			
Ratio (%)	t <sub>plh,1a</sub>	$t_{plh,2a}$	skew	t <sub>plh,1a</sub>	$t_{plh,2a}$	skew	t <sub>plh,1a</sub>	t <sub>plh,2a</sub>	skew
0	129.9	129.2	0.7	126.3	127.8	-1.5	136.7	137.4	-0.7
20	128.8	128.1	0.7	125.8	127.1	-1.3	134.9	135.6	-0.7
80	124.2	123.9	0.3	124.1	125.0	-0.9	128.4	129.1	-0.7
100	120.0	120.0	0.0	120.0	120.0	0.0	120.0	120.0	0.0

表 2 AND ゲーティンク、ネカテ	*イノエッン	(凶 4(b))
--------------------	--------	----------

Gating	HCI only (ps)			NBTI only (ps)			Both (ps)		
Ratio (%)	t <sub>phl</sub> ,1b	t <sub>phl,2b</sub>	skew	t <sub>phl</sub> ,1b	t <sub>phl,2b</sub>	skew	t <sub>phl,1b</sub>	t <sub>phl,2b</sub>	skew
0	126.0	128.1	-2.1	131.2	128.2	3.0	137.8	136.8	1.0
20	125.3	127.2	-1.9	131.6	128.5	3.1	137.5	136.1	1.4
80	122.6	123.5	-0.9	132.6	129.1	3.5	135.5	132.8	2.7
100	120.0	120.0	0.0	132.9	129.3	3.6	132.9	129.3	3.6

表 3 NAND ゲーティング、ポジティブエッジ(図 4(c))									
Gating	HCI only (ps)			NBTI only (ps)			Both (ps)		
Ratio (%)	t <sub>phl,1c</sub>	t <sub>phl,2c</sub>	skew	t <sub>phl,1c</sub>	t <sub>phl,2c</sub>	skew	t <sub>phl,1c</sub>	t <sub>phl,2c</sub>	skew
0	127.9	125.6	2.3	128.0	132.2	-4.2	136.5	138.4	-1.9
20	127.0	125.0	2.0	128.2	132.6	-4.4	135.7	138.1	-2.4
80	123.4	122.4	1.0	128.7	133.7	-5.0	132.3	136.4	-4.1
100	120.0	120.0	0.0	128.8	134.0	-5.2	128.8	134.0	-5.2

表 4 NAND ゲーティング、ネガティブエッジ (図 4(d))

				• • •			· · · · · · · · · · · · · · · · · · ·	· · · · ·	
Gating	HCI only (ps)			NBTI only (ps)			Both (ps)		
Ratio (%)	t <sub>phl,1d</sub>	t <sub>phl,2d</sub>	skew	t <sub>phl,1d</sub>	t <sub>phl,2d</sub>	skew	t <sub>phl,1d</sub>	t <sub>phl,2d</sub>	skew
0	129.8	131.0	-1.2	127.1	125.8	1.3	137.3	137.2	0.1
20	128.7	129.7	-1.0	126.5	125.3	1.2	135.5	135.3	0.2
80	124.2	124.7	-0.5	124.6	123.8	0.8	128.9	128.5	0.4
100	120.0	120.0	0.0	120.0	120.0	0.0	120.0	120.0	0.0

4. 対策

HCI が支配的であるならば、チャネル長 L や幅 W を大きくする、負荷容量を小さくする、電圧を 下げる、温度を上げる(ドレインアバランシェ HC が支配的な場合)、周波数(スイッチング数) を下げる等がある。ディジタル回路のクロック 分配に限定するならば、クロック分配に使用す るセルはチップ全体に占める面積比率はさほど 大きくないので、チャネル長を幅広にするのが 現実的である。

微細プロセスの通常のディジタル回路(高周 波や I/0、メモリ、アナログ回路ではない回路部) では HCI よりも NBTI による PMOS 劣化の方が顕 著である。前述したように、NBTI はゲーティン グにより一段置きに劣化し、その劣化した PMOS を使用するかどうかで遅延やスキューに影響が 生じる。AND ゲーティングの場合、ポジティブエ ッジトリガ FF を使うことでゲーティングの影響 は低減できる。ゲーティングをあまり使わない 場合は、反転セル奇数段の負荷を極力抑えるこ とで低減できる。反転セルを使わないのも一対 策である。さらに、そのテクノロジの NBTI 信頼 性データと実際に生じる段数と負荷から適切な スキュー耐性を求め、マージン設計で回避する ことも重要である。

## 5. まとめ

NBTI と HCI による信頼性劣化の課題として、 クロックゲーティングによるクロックスキュー への影響を明示した。さらに、クロックゲーテ ィングを用いた経時劣化によるクロックスキュ ーを設計で対策する方法を提示した。

## 参考文献

- H. Kufluoglu and M.A. Alam, "Theory of interface-trapinduced NBTI degradation for reduced cross section MOSFETs," IEEE Trans. Electron Devices, vol.53, no.5, pp.1120-1130, 2006.
- [2] H. Kufluoglu and M.A. Alam, "A geometrical unification of the theories of NBTI and HCI time-exponents and its implications for ultra-scaled planar and surround-gate MOSFETs," Proc. IEDM, pp.13-15, Dec. 2004.
- [3] J.E. Chung, M.-C. Jeng, J.E. Moon, P.-K. Ko, and C. Hu, "Low-voltage hot-electron currents and degradation in deep-submicrometer MOSFETs," IEEE Trans. Electron Devices, vol.37, no.7, pp.1651-1657, 1990.