コンフィギュラブルVLIW プロセッサのHDL 記述生成手法

• Item type: Journal(1)
• 公開日: 2004-05-15
• タイトル: コンフィギュラブルVLIW プロセッサのHDL 記述生成手法
• タイトル / 言語: en
• タイトル: HDL Generation Method for Configurable VLIW Processor
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特集：システムLSI の設計技術と設計自動化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: 設計環境
• 著者所属: 大阪大学大学院情報科学研究科情報システム工学専攻
• 著者所属: 大阪大学大学院情報科学研究科情報システム工学専攻
• 著者所属: 大阪大学大学院情報科学研究科情報システム工学専攻
• 著者所属: 大阪大学大学院情報科学研究科情報システム工学専攻
• 著者所属: 大阪大学大学院情報科学研究科情報システム工学専攻
• 著者所属(英): en
• 著者所属(英): Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University
• 著者所属(英): en
• 著者所属(英): Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University
• 著者所属(英): en
• 著者所属(英): Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University
• 著者所属(英): en
• 著者所属(英): Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University
• 著者所属(英): en
• 著者所属(英): Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University
• 著者名: 小林, 悠記; 小林, 真輔; 坂主, 圭史; 武内, 良典; 今井, 正治
• 著者名(英): Yuki, Kobayashi; Shinsuke, Kobayashi; Keishi, Sakanushi; Yoshinori, Takeuchi; Masaharu, Imai
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，コンフィギュラブルなVLIW プロセッサのアーキテクチャモデルに基づいたプロセッサ仕様記述から，合成可能なHDL 記述を生成する手法を提案する．本生成手法では，パイプラインステージの数やスロットの数，発行された命令を適切なリソースに割り付けるディスパッチ処理のルールなどを変更することが可能である．これらの変更パラメータや各命令の動作は，プロセッサ仕様記述中に表現されてり，VLIW プロセッサのパイプライン制御を含む制御部，命令デコーダ部，データパスはこのプロセッサ仕様記述から生成される．提案手法で用いるプロセッサ仕様記述の記述量は小さく，変更量もまた小さいため，提案手法を用いることで，設計者は効果的に設計空間探索をすることができる．評価実験では，約8 時間で36 種類のプロセッサ仕様を記述でき，その記述量は生成されるHDL 記述の記述量と比較して約82%削減できることを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes a synthesizable HDL code generation method using a processor speciffication description based on a configurable VLIW processor model.The proposed approachcan change the number of pipeline stages,the number of slots,and a dispatching rule that manages issued operations assigned to resources,and these parameters and each instruction behavior are represented in the processor specification description.The control logic including the pipeline controller,the decode logic,and the data path for VLIW processor are generated from the processor specification.Designers can explore ASIP design space using the proposed approach effectively,because the amount of description is small and the modification cost is also small.Using this approach,it took about eight hours to design 36 VLIW processors. Moreover,this approach provides a 82%reduction on the average compared to the description of the HDL code.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 45, 号 5, p. 1311-1321, 発行日 2004-05-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764