WEKO3
アイテム
メニーコアプロセッサの空間冗長性を利用するTMRの提案
https://ipsj.ixsq.nii.ac.jp/records/107635
https://ipsj.ixsq.nii.ac.jp/records/107635f920b763-bcb7-4b09-9131-48d0f15e50bf
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-Z73-3A-4.pdf (199.7 kB)
|
Copyright (c) 2011 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | National Convention(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2011-03-02 | |||||||||
| タイトル | ||||||||||
| タイトル | メニーコアプロセッサの空間冗長性を利用するTMRの提案 | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| キーワード | ||||||||||
| 主題Scheme | Other | |||||||||
| 主題 | アーキテクチャ | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||
| 資源タイプ | conference paper | |||||||||
| 著者所属 | ||||||||||
| 東工大 | ||||||||||
| 著者所属 | ||||||||||
| 東工大 | ||||||||||
| 著者名 |
佐藤真平
× 佐藤真平
× 吉瀬謙二
|
|||||||||
| 論文抄録 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | 半導体の集積度の向上により，プロセッサのコア数はさらに増加すると考えられる．メニーコアプロセッサでは，LSI の一層の微細化により，ソフトエラー率およびばらつきが増加し，信頼性の低下が懸念される．我々は，メニーコアプロセッサの空間冗長性を利用し，信頼性向上や性能向上を目指すSmartCoreシステムを提案している．これまで，メニーコアプロセッサの2コアを利用し多重実行をおこない，オンチップネットワークのパケットを比較することでエラー検出をおこなうというDMRを実現するSmartCoreシステムを提案してきた．本稿では，これを発展させ，メニーコアプロセッサの3コアを利用したTMRを実現する手法を提案する． | |||||||||
| 書誌レコードID | ||||||||||
| 収録物識別子タイプ | NCID | |||||||||
| 収録物識別子 | AN00349328 | |||||||||
| 書誌情報 |
第73回全国大会講演論文集 巻 2011, 号 1, p. 7-8, 発行日 2011-03-02 |
|||||||||
| 出版者 | ||||||||||
| 言語 | ja | |||||||||
| 出版者 | 情報処理学会 | |||||||||
