組込みアセンブリプログラム解析によるSMTモデル検査

小橋 潤平^{†2,a)} 山根 智^{†1,b)} 竹下 淳^{,c)}

概要:近年の発展を続けている組込みシステムにおいて、ハードウェアに依存する性質を持つソフトウェア が用いられており、開発期間の短縮や信頼性の向上の観点から、それらの性質に対応した形式的検証手法に ついて需要が高まっている.我々の研究では組み込み向けのアセンブリコードの静的プログラム解析を基 礎として、SMT ソルバを用いた有界モデル検査手法について取り扱う.本論文では、レジスタの内容、アド レス空間上の変数・定数、割り込み動作を含めたアセンブリプログラムの振る舞いのモデル化について、基 本ブロックに着目したモデル化手法を採用し、実験により手法の有効性を示す.

キーワード:形式的検証;プログラム検証;アセンブリ言語;SMT ソルバ;有界モデル検査;

SMT-Based Model Checking by Analyzing Embedded Assembly Program

Jumpei Kobashi $^{\dagger 2,a)}~$ Satoshi Yamane $^{\dagger 1,b)}~$ Atsushi Takeshita, $^{c)}$

Abstract: Recently, embedded assembly programs have properties dependent on hardware at the process of development. Thus, demands about the established formal verifications corresponding to those properties are increasing from the point of view of shorter development and high reliability. Our work aims at developing a SMT-Based Bounded Model Checking method besed on based on static analysis for embedded assembly programs. Our method generates the program model with basic blocks which considered interruptions. In addition, the model has the behavior of registers and an address space. In this paper, we develop a parser and a model converter for assembly programs. Moreover, we show the validity of our method by experiments.

Keywords: Formal Verification; Program Checking; Assembler Language; SMT-based BMC; Bounded Model Checking;

1. はじめに

1.1 研究概要

近年の組込みソフトウェアの多くはハードウェアの操作 や、ハードウェアの挙動に依存する動作を行うプログラム (I/O レジスタなどの読み込み/書き込み、割り込み例外処 理による値の更新を見込んだ変数の存在、割り込みのため のポーリングなど)である.しかし、既存のプログラム検証 ツールはハードウェアに依存する性質を扱えない場合があ り、それらに対応した検証ツールについて需要が高まって いる.また、ハードウェアの制約が強い低資源環境や厳密 なタイミングを求められる環境ではアセンブリ言語により 実装する場合がある.しかし,アセンブリ言語がマイコン によって異なることもあり,対応している検証ツールは少 ない.一方で,開発期間の短縮や信頼性・製品品質の向上 の観点から,アセンブリプログラムに対して,より高速に不 具合を検出することができる形式的検証のツールが求めら れていることは事実である.

我々の研究は組込みソフトウェアのアセンブリコードに 対して、プログラムの静的解析により、命令によるレジスタ の値の変化や割り込み処理を含めた振る舞いをモデル化し、 SMT ソルバを用いた有界モデル検査 (SMT ベース BMC) を適用することで安全性検証を行う事を目的としている. 当研究では、事例対象としてルネサス・エレクトロニクス製 H8/3687 マイコン [1][2] を搭載した車輪ロボットのファー ムウェアのアセンブリコードを扱う.

^{†1} 現在, 金沢大学 理工学域 School of Science and Engineering, Kanazawa University, Japan

^{†2} 現在, 金沢大学大学院 自然科学研究科 Graduate School of Natural Science and Technology, Kanazawa University, Japan

 $^{^{\}rm a)} \quad jkobashi@csl.ec.t.kanazawa-u.ac.jp$

^{b)} syamane@is.t.kanazawa-u.ac.jp

 $^{^{\}rm c)}~~{\rm atakeshita@csl.ec.t.kanazawa-u.ac.jp}$

本論文では[11]にて提案された制御フローの基本ブロック に着目したモデル化手法を採用し、実験により効果を示す ことを主眼としている.モデル化手法を自動的に適用する ためのツールとして、H8/3687マイコンのアセンブリコー ドの構文解析器とモデル変換器を開発した.実証実験とし て、作成したツールによりアセンブリコードのモデルを作 成し、バッファオーバーフローの安全性検証を行った.

1.2 関連研究

SMT ソルバとは、背景理論付き充足可能性問題 (Satisfability Modulo Theories Problem; SMT Problem)[3] を 解決するツールの総称である. SMT 問題は与えられた一 階述語論理式について全体が真になるような変数の割り 当てが存在するかどうかを判定する問題である. 整数や実 数などのデータ型の演算や関数を扱うことができ、一階述 語論理式の表現力により応用分野が多岐に渡る. 応用の 一つがモデル検査への応用であり、SMT ベース有界モデ ル検査 (SMT-Based Bounded Model Checking) と称され る [4][5][6]. 組込み向け ANSI-C プログラムに対して SMT ベース BMC を適用した研究も行われている [7][8].

アセンブリプログラムに対する検証では、D.Brylow ら は、Z86 マイコンで割り込み駆動するアセンブリプログラ ムについて、マイコンの構成要素の振る舞いを部分的にモ デル化した制御フローを作成し、状態爆発の発生を抑えた 割り込み動作の静的検査を行っている [9]. Broylow らによ る研究はスタックサイズの静的解析、スタックされている データの型検査、割り込みの遅延時間の解析に留まってお り、スタック操作を伴わない多くの命令については扱って いない.

B.Schlich らは ATMEL ATmega16 マイコンのシミュ レータを作成し, 同マイコンで動作するアセンブリプログ ラムのモデル検査を行っている [10]. Schlich らはシミュ レータを用いてコードを解析, 状態空間を作成し, 割り込み 動作を含めたモデル検査を適用している. Schlich らによる 手法ではシュミレータとモデル検査器が独立しており, マ イコン毎のシミュレータを用意することで異なるマイコン で用いられるアセンブリコードの検証を可能としている.

我々の研究の前身として、竹下らによる組込みアセンブリ コードに対する SMT ベース BMC が提案されている [11]. 竹下らの研究では、アセンブリコードの制御フローグラフ の基本ブロックに着目したモデル化手法を提案している. [11] にて提案されたモデル化手法は割り込み処理を含めた モデルを、変数や論理式の数を抑えて作成することが出来 るとされている.しかし、[11] では実験が不足しており、手 法の効果が十分に確認できたとは言いがたい.

組み込みアセンブリプログラム向け SMT ベース BMC

2.1 SMT ベース BMC によるプログラム検証

SMT ベース BMC とは、状態遷移システムについて、有限回数の状態遷移による実行経路を一階述語論理式として記号的に表現し、検証性質を満たすかを SMT ソルバを用いてチェックする形式的検証手法である [4][5][6]. プログラム検証に SMT ベース BMC を適用する場合、プログラムは制御フローグラフ (Control Flow Graph; CFG) から振る舞いを抽出することで生成される状態遷移システムとしてモデル化される [7][8].

状態遷移システム Mに対して, 経路長 kの実行経路にお ける安全性質 $AG(\phi)$ を検査するための検証条件 ψ^k を式 (1) に示す.

$$\psi^k = I(s_0) \wedge \bigwedge_{i=0}^{k-1} T(s_i, s_{i+1}) \wedge \bigvee_{i=0}^k \neg P(s_i)$$
(1)

状態遷移システム $M = (\mathbb{S}, \mathbb{T}, s_0)$ において, \mathbb{S} はシステム状態 s_i の集合, $s_0 \in \mathbb{S}$ はシステムの初期状態, $\mathbb{T} \subseteq \mathbb{S} \times \mathbb{S}$ は状態遷移をモデル化した命題論理式の集合である.

式 (1) において, $s_i \in S$ はステップ *i* におけるシス テム状態, $I(s_0)$ は初期状態の値を割り当てる論理式, $T(s_i, s_{i+1})$ はステップ *i* からステップ *i* + 1 への状態遷 移 $T = (s_i, s_{i+1}) \in \mathbb{T}$ における状態の制約を与える論理式, $P(s_i)$ はステップ *i* における性質 ϕ の論理式である.

検証条件 ψ^k において, $I(s_0) \land \bigwedge_{i=0}^{k-1} T(s_i, s_{i+1})$ はパス 長 k の実行パスおけるシステムの振る舞いを表し, 常に真 である. 性質 $P(s_i)$ に否定演算子が付加されていることか ら, 性質違反が存在する場合に充足可能となり, 性質違反に 至る実行パス (=反例) が得られる. 一方, 充足不能である なら, k までに到達しうる状態において性質が保証される. SMT ソルバは与えられた式 (検証条件) が真となるように 値の割り当てを探索するため, 不具合の発見に有効である.

無限ループが存在したり,大規模なシステムでは実行経路が長大化して状態爆発を起こし,検証がままならない場合がある.そのため,実行の途上で発生しうる不具合の発見に焦点を定め,経路長 k を k = 0 から徐々に増やして繰り返し検証を行う.この時,経路長がシステムの直径に至るまで検証結果が充足不能である場合,検証性質が保証されると見なすことができる.

プログラム検証においては CFG のノードが 1 状態に相 当し, 状態 s_i はプログラムの実行に付随するプログラムカ ウンタとすべてのプログラム変数の値の集合で構成される. 状態遷移 T はプログラム記述の実行の集合である. SMT ソルバは一つの変数に対して一つの値を割り当てるため, プログラムの変数にバージョン情報を付けてリネームし, 静的単一代入形式 (Single Static Assignment Form; SSA Form[12]) へ変換して状態毎のバージョンを与える. ループ を含むプログラムでは, ループアンローリングにより各イ テレーションを明確にして, ループを取り除いた上で SSA 形式への変換を施す必要がある. プログラム記述はプログ ラムカウンタの値を遷移条件とし,等式, 述語, 関数などを 用いて振る舞いを表す一階述語論理式として表現され, 制 御フローの分岐を選言で表すことで, 制約式 *T*(*s*_{*i*}, *s*_{*i*+1}) を 構成する.

2.2 アセンブリプログラムに対する SMT ベース BMC

アセンブリプログラムに対する SMT ベース BMC では、 状態は CPU の構成要素 (レジスタ,アドレス空間) への値 の割り当てによって決定する. レジスタを固定長ビットベ クトルのデータ型の変数として、アドレス空間をアドレス から値を写像する固定長ビットベクトルの関数として見な す.状態遷移はアセンブリ命令の実行が該当する.構成要 素が持つ値や、構成要素に対する命令の振る舞いを述語論 理式として表現してモデル化する.命令の構成要素に対す る振る舞いとして、構成要素間のデータの移動や四則演算、 ビットレベルでの操作が挙げられる. データの移動は要素 間の等号関係で、演算はビットベクトルの演算関数で、ビッ トレベルの操作はビットベクトルの抽出・結合関数を用い て表現できる.命令による構成要素に対する振る舞いにつ いて, PC やステータスレジスタの更新など, 全てがオペラ ンドとして明示されない場合があるため、マイコン毎の構 成やアセンブリコードの構文に従ったモデル化が必要と なる.

2.3 H8/3687 アセンブリコードのモデル化

当研究で用いる H8/3687 マイコンの構成要素は汎用レジスタ (16bit × 16本), プログラムカウンタレジスタ (PC, 24bit × 1本), コンディションコードレジスタ (CCR, 8bit × 1本), アドレス空間 (64kByte) が存在する [2]. 汎用レジスタの内, 8本目 (ER7) はスタックポインタとしての機能が割り当てられている. 汎用レジスタは 8bit または 32bit レジスタとしても扱うことができる (図 1). この特徴に対し, 各状態においてレジスタに相当する 8 個の 32bit の固定長ビットベクトルの変数を用意し, より小さいビット幅のレジスタとして扱う際には, 固定長ビットベクトルの背景理論でサポートされる抽出・結合操作を利用することでレジスタに対する処理をモデル化することができる.

アドレス空間はプログラム領域,スタックなどのデータ領 域含めて通常は64kByteまでサポートしているため,16bit の固定長ビットベクトルを8ビットの固定長ビットベクト ルに写像する関数としてモデル化する.汎用レジスタをア ドレスレジスタとして用いたり,PCを扱う際には抽出操作 により下位16bitのみを用いる.ワードデータ(16bit),ロ ングワードデータ(32bit)のアクセスは結合操作を用いる.



図 1: H8/3687 の汎用レジスタ [2]

また、ポストインクリメント/プレデクリメントレジスタ間 接アドレッシングを行う際には、アクセス後/前にアドレス レジスタの更新が行われるため、この処理に相当する論理 式を命令処理の論理式と結合し、SSA 形式に変換する必要 がある. PC や CCR は通常コード上に現れず、命令の実行 や例外処理時に暗黙的に更新される. そのため、プログラ ム解析時点で更新される PC、CCR を明示し、該当命令で の CCR の処理に相当する論理式を命令処理の論理式と結 合する必要がある.

表1にプログラム中のニーモニックに対するマイコン のオペレーション,及びそのオペレーションを論理式に変 換した例を示す.命令の振る舞いはマイコンのマニュアル での記載に準じて論理式として変換する.論理式の表記は SMT-LIB2形式 [13] に準ずる.表1では論理式には PC や CCR に対する振る舞いを省略している点に注意されたい. 実際には PC や CCR に対する振る舞いも論理式化し,オ ペレーションの論理式との連言として命令の論理式を構成 する.

- (a) MOV 命令を始めとする転送命令は前状態の転送元
 (ERs) を表す変数 (*ERs_i*) と次状態の転送先 (ERd) を
 表す変数 (*ERd_{i+1}*) との等式によって振る舞いが表現
 できる.
- (b) より小さいビット幅にに対する転送や ADD 命令な ど、演算を伴う命令はビットベクトルの背景理論により サポートされる抽出・結合・演算関数 (concat, extract, bvadd など) を組み合わせた等式で表現する.
- (c) 関数として定義されるアドレス空間 (AS) へのアクセスは間接アドレスを引数として指定し,格納・参照共に等式で表現する.ワードデータ,ロングワードデータは参照はエンディアンに従った順番で引数を指定し,結合関数を用いて表現する.格納の際はアドレス空間関数も SSA 変換を施すため,格納した番地以外の値を次のバージョンにコピーする必要がある.当研究では全称量化子(∀, forall)を用いた等式で行う.

アセンブリコードブロックを用いるモデル 化手法

3.1 アセンブリコードブロックとは

我々の研究で採用するアセンブリコードブロック (ACB)

	ニーモニック	オペレーション	論理式				
(a)	MOV.L ERs,ERd	$ERs32 \rightarrow ERd32$	$(= ERd_{i+1}ERs_i)$				
(b)	ADD.W Rs,Rd	$Rd16 + Rs16 \rightarrow Rd16$	$(= ERd_{i+1}(concat((_extract 31 16)ERd_i)))$				
			$(bvadd((_extract \ 15 \ 0)ERd_i)((_extract \ 15 \ 0)ERs_i))))$				
(c)	MOV.B Rs,@ERd	$Rs8 \rightarrow @ERd$	$(and (= (AS_{i+1}((_extract 15 0)ERd_i))((_extract 15 0)ERs_i))$				
			$(forall((x(_BitVec \ 16)))(or(x = (_extract \ 15 \ 0)ERd_i)(= (AS_{i+1})(AS_i)))))$				

表 1: H8/3687 アセンブリ命令の論理式表現 (SMT-LIB2 記法)

とは、プログラムの CFG 作成で用いられる基本ブロック を拡張し、割り込み動作を考慮しつつアセンブリ命令をブ ロック化するアイデアである [11].

割り込み動作を含めたアセンブリコードの検証を考えた 場合、割り込みは1命令毎に発生することが考えられるた め、ブロック化を行なわなず、1命令を1状態に対応させ た CFG を作成する必要がある.しかし、この方法では状態 数が膨大となり、モデルも巨大化するため検証不可能とな る場合がある.これに対して、検証する割り込み関数と検 証性質を限定し、割り込み処理が発生してもデータの整合 性に影響を与えなかったり、割り込み制御フラグの操作に より割り込み処理が発生しないコードはブロック化し、状 態やモデルのサイズを削減することが ACB の目的である. ACB ではコード内の以下の4要素を分割点とする.

- (1) 分岐命令 (ジャンプ命令, サブルーチンコール, リター ン命令を含む)
- (2) 分岐命令の遷移先 (ルーチンやルーチン内部のラベル)
- (3) 割り込みルーチンで用いられる要素 (レジスタ, アドレ ス空間上の変数)を指定する命令
- (4)割り込み制御フラグの操作を行う命令

これらの分割点は, 字句・構文解析時に明らかとなるの で, ACB をノードとした CFG を作成することができる. 図 2 に ACB をノードとした CFG の例を示す. 割り込み ルーチンへの遷移では, 割り込みハンドラの処理をモデル 化した論理式により, 状態に制約が与えられる.

この手法では制御フラグの操作により例外処理の発生を 制御でき, CCR やアドレス空間上の割り込み制御レジスタ で値が参照可能な割り込み要因について取り扱うことがで きる.従って,現段階において当研究では,リセット端子に よるシステムのリセット要求やマスク不可能な割り込みは 扱わない.



図 2: 割り込み処理を含む ACB をノードとした CFG

3.2 アセンブリコードブロックを用いる CFG の論理式 表現

ACB をノードとする CFG から検証条件 ψ^k を構築する ため、検証条件 ψ における状態遷移の論理式 $T(s_i, s_{i+1})$ を 式 (2), (3) の様に書き換える. $T(s_i, s_{i+1})$ は ACB 内の命令 列による遷移の選言により定義される.

$$T(s_i, s_{i+1}) := \bigvee_{|x|} ACB_x(s_i, s_{i+1})$$
(2)

$$ACB_{x}(s_{i}, s_{i+1}) := G_{x}(s_{i}) \land (s_{i} = s_{i,0})$$

$$\land \bigwedge_{j=0}^{|y|-1} INST_{y}(s_{i,j}, s_{i,j+1}) \land (s_{i+1} = s_{i,|y|})$$
(3)

式 (2) において, $ACB_x(s_i, s_{i+1})$ は前状態 s_i から遷移可 能な x 個目の ACB による遷移に相当する論理式である. 1 ステップの遷移の論理式 $T(s_i, s_{i+1})$ には |x| 個の ACB に よる遷移が含まれる. $ACB_x(s_i, s_{i+1})$ は式 3 で示す遷移条 件とブロック内の命令処理を表す論理式との連言からなる.

式 (3) において, $G_x(s_i)$ は $ACB_x(s_i, s_{i+1})$ に対する遷 移条件であり, 状態を構成する PC 値の等式である. 前状 態の PC 値が遷移条件の PC 値と異なる場合はその ACB の式は成立しない. 状態に PC の値は 1 つしか持たない ため, 状態遷移は常に 1 つの ACB の実行が有効になる. $INST_y(s_{i,j}, s_{i,j+1})$ は ACB に含まれる y 個目の命令処理 に相当する論理式であり, ACB の内部状態 $s_{i,j}$ に制約を 与える. $ACB_x(s_i, s_{i+1})$ には |y| 個の命令が含まれる. 式 $(s_i = s_{i,0})$ 及び式 $(s_{i+1} = s_{i,|y|})$ により, 実行された ACB により与えられる制約をそのステップにおける状態の制約 として反映させる.

4. 実験

4.1 検証手順

実験に際して作成した検証ツールにおける検証手順を図 3に示す.

- "Parser/Lexer"ではアセンブリコードを解析してプロ グラムで使用される構成要素や命令を取得し、各行に プログラムカウンタの値を追加する.
- (2) "Make Control Frow Graph"ではループアンローリン グや関数のインライン展開を行い、プログラムに従っ た CFG を作成する.作成するためのアルゴリズムは、



図 3: 適用手順

[11] で提示されたアルゴリズムに準ずる.

- (3) "Convert Control Flow"では CFG に従って状態遷移の論理式を構築し、検証条件に結合する. "Convert Instruction to Logic"では ACB に含まれるアセンブリ命令を、変数や関数に対して命令処理と等価に振る舞う論理式へと変換する. "Convert Control Flow"と"Convert Instruction to Logic"ステップは交互に実行され、検証条件を生成する.
- (4) "Output SMT-LIB2"では生成した検証条件を SMT ソ ルバの入力形式として代表的な SMT-LIB2 形式 [13] に出力し, SMT ソルバに入力して結果を確認する.結 果が充足不能である場合,探索する経路長を増やし,再 び検証条件を構築して検証を繰り返す.結果が充足可 能である場合,直ちに性質が満たされないことを割り 当て結果と共に出力して停止する.

当研究では H8/3687 マイコンで用いられるアセンブリ コードに対する構文解析器とモデル生成器を Java プログ ラムとして実装した.開発したモデル生成器では,H8/3687 マイコンの命令セットの内,ブロック転送命令,スリープ 命令以外の命令について述語論理式に変換することができ る.また,静的解析時点で遷移先が不明であるレジスタ間 接ジャンプや,ランタイムライブラリのルーチンへのジャ ンプは扱うことがでない.

本論文におけるモデル生成器の実装では、割り込み例外 処理について、割り込み状態への遷移、或いは割り込み状態 からの遷移は考慮するが、割り込まれる関数の内容は考慮 しないモデルの作成を行う.即ち、割り込みのモデル化は 割り込みハンドラのモデル化に留まる.

実験では車輪型ロボット教材「e-nuvo®WHEEL」にお いて、ライントレースロボットのファームウェアで用い られるルーチンのアセンブリコードを対象に、提案手法に よるモデルの削減効果の調査と、作成したモデルに対する SMT-Based BMC を適用した結果の調査を行った.表2に 実験環境を示す.

CPU	Windows 7 Professional 64bit			
OS	Core i7-3770 CPU @3.40GHz			
メモリ	16GB			
SMT ソルバ	Microsoft Z3 v4.3.0[14]			
java	Ver. 1.7.0_45			
プログラム	約 8,400 行			
表 9・ 実験環境				

4.2 状態数削減実験

状態数削減実験で対象とした関数はファームウェアのメ イン関数 (_main) と CPLD にエンコーダの値を書き込む関 数 (_cpld_write) である. _main はハード・ソフトの初期化 を行った後,無限ループに入る関数である. _cpld_write は CPLD が接続されている IO ポートのデータレジスタにス タートビット,命令,アドレス,データを順に書き込んでい く関数である. この2つの関数について,1命令に対し1状 態を生成する手法によるモデル (lazy) と, ACB に対し状態 を生成する提案手法によるモデル (ACB) での CFG のノー ド数を比較した.表3 に比較した結果を示す.

対象関数	行数	ノード数	ノード数	削減率	作成時間		
		(lazy)	(ACB)		[ms]		
_main	67	311	228	0.69	442		
_cpld_write	48	911	657	0.72	678		
表 3: 状態数削減結果							

表3の結果により,提案手法により状態数は3割程度削減されていることがわかる.この結果は変数の総数やコピーを行う論理式の数も削減されていることも示している. モデルについて,_cpld_writeが_mainと比較して行数に対する状態数が多い理由として,_cpld_writeでのデータ書き込み時のループがアンローリングにより展開されたためと考えられる.

4.3 BMC 適用実験

BMC 適用実験は前述の実験で作成した_cpld_write 関数 のモデルを対象に,スタックオーバーフロー/アンダーフ ローの発生について安全性検証を行った.スタックオー バーフロー/アンダーフローの発生はプログラムにおいて スタックにアクセスする命令が実行される際に,スタック ポインタの内容がハードウェアで定義されているスタック 領域の範囲内であるかを調べることで検証する.ここでは 検証結果を得ることのできる遷移回数までの累積実行 時間を測定した.なお,検証器には制限時間として 3600 秒 (1時間)を設定し,累計検証時間がこれを超えた場合は結 果たかかわらず停止させる.表4に結果を,図4に遷移回 数に対するソルバでの検証時間のグラフを示す.

	実行行数	検証結果	検証時間 [sec]	累計時間 [sec]
lazy	3162	UNSAT	2.12	3601
ACB	20447	UNSAT	3.94	3602

表 4: SMT-Based BMC 適用結果



図 4: 遷移回数-検証時間グラフ

lazy モデル, ACB モデルの検証は, 共に結果が累計検証 時間が制限を超えて停止した.停止時点での結果は共に UNSAT であり, 共に到達した遷移回数まではスタックオー バーフロー/アンダーフローは発生しないことが確認でき た.表4において, 累計検証時間に対する検証可能なコー ド行数は lazy モデルが 0.88 行であるのに対し, ACB モデ ルでは5.68 行となるため, 検証効率は ACB モデルの方が 良好であることが確認できた.一方, 図4から, 1回の遷移 についてのソルバでの検証時間は lazy モデルの方が短いこ とが確認できた.

検証の結果について、それぞれの遷移回数時点でスタッ クオーバーフロー/アンダーフローに対する安全性は保証 されているが、それ以後の遷移において違反が確認できて いないため、プログラムの検証には更に長時間の検証が必 要となる.

5. まとめ

本稿では組込み向けのアセンブリプログラムの SMT-Based BMC に関して,割り込みを考慮した検証を行うた めに,ACBを用いて状態数の削減を試みるモデリング手法 を採用し,実験を通じてその手法によるモデルの削減と検 証時間を示した.

今回の実験では具体的な割り込み動作を含まないため,

今後は割り込まれるルーチンの動作を含めた性質検証を行 なっていく.また、プログラム検証としては十分な遷移回 数の検証ができておらず、明確な結果も得られていないた め、他の抽象化手法の導入により状態爆発を軽減出来るモ デル生成器の開発や、タイムアウトした遷移回数以降も検 証を続ける等、モデル検査器の改良も進めていく.

参考文献

- H8S H8/300 シリーズ C/C++コンパイラパッケージ Ver.7.00 ユーザーズマニュアル, RJJ10J2552-0100, ルネ サス・エレクトロニクス(株) (2009)
- [2] H8/3687 グループハードウェアマニュアル, RJJ09B0151-0500, ルネサス・エレクトロニクス(株) (2005)
- Clark Barrett et al. Satisfiability Modulo Theories, Handbook of Satisfiability, Chapter12, pp.737-795 (2008)
- [4] Armin Biere et al.: Symbolic model checking without BDDs, LNCS 1579, pp.193-207, Springer (1999)
- [5] A.Armando et al.: Bounded model checking of software using SMT solvers instead of SAT solvers, International Journal on Software Tools for Technology Transfer (STTT) archive, Vol.11 Num.01, pp.69-83 (2009)
- [6] 梅村 晃広: SAT ソルバ・SMT ソルバの技術と応用, コン ピュータソフトウェア, Vol.27, No.03, pp.24-35 日本ソフ トウェア科学会 (2010).
- [7] L.Cordeiro, B.Fischer, J.Marques-Silva. SMT-Based Bounded Model Checking for Embedded ANSI-C Software. IEEE/ACM International Conference on Automated Software Engineering, pp.137-148, 2009.
- [8] Lucas Cordeiro: SMT-based bounded model checking for multi-threaded software in embedded systems, Proceedings of the 32nd ACM/IEEE International Conference on Software Engineering, Vol.02, pp.373-376, ACM (2010)
- [9] Dennis Brylow et al.: Static Checking of Interrupt driven Software, International Conference on Software Engineering, pp.47-56, IEEE Computer Society (2001)
- [10] Bastian Schlich et al.: Model checking of software for microcontrollers, ACM Transactions on Embedded Computing Systems, Article 36, Vol.09, No.04, pp.1-27, ACM(2010)
- [11] 竹下淳, 小橋潤平, 山根智: CISC 型組込みアセンブリプロ グラムの SMT ベースの有界モデル検査 (システム数理と 応用), 信学技報, Vol.113, Num.421, pp. 65-70, 電子情報 通信学会 (2014)
- [12] Steven S. Muchnick: Advanced compiler design and implementation. Morgan Kaufmann Publishers Inc., (1997)
- [13] Clark Barrett et al: The SMT-LIB Standard: Version 2.0, Department of Computer Science, The University of Iowa, Available at www.SMT-LIB.org (2010)
- [14] Leonardo De Moura, Nikolaj Bjørner: Z3: An efficient SMT solver, LNCS 4963, pp. 337-340, Springer (2008)
- [15] Christoph Wintersteiger, Youssef Hamadi, Leonardo De Moura: Efficiently solving quantified, Formal Methods in System Design, Vol.42, Num.01, pp.3-23, Springer (2013)
- [16] 車輪型ロボット教材 nuvo®WHEEL ver.1.1, 株式会社 ZMP.