WEKO3
アイテム
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発
https://ipsj.ixsq.nii.ac.jp/records/106400
https://ipsj.ixsq.nii.ac.jp/records/10640026bbcf5c-be5b-4a3f-8757-23be124267ad
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2014 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | Symposium(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2014-10-15 | |||||||
タイトル | ||||||||
タイトル | PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | チュートリアル | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||
資源タイプ | conference paper | |||||||
著者所属 | ||||||||
奈良先端科学技術大学院大学 | ||||||||
著者名 |
高前田伸也
× 高前田伸也
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 汎用の CPU だけではなく,GPU やメニーコア,そして FPGA (Field Programmable Gate Array) といったアクセラレータ機構を併せ持つ,ヘテロジニアスな計算機が広い範囲で用いられている.FPGA とは,ユーザーが回路構成を変更可能な,柔らかい LSI である.もとより,専用 LSI の試作・評価に広く用いられてきたが,近年では,アプリケーションに特化した回路構成を採用することにより,より高い性能・電力効率を達成する,計算アクセラレータとして用いられる機会が増えている.単一 FPGA の集積度,すなわち積載可能な回路規模は非常に大きく,年々さらに増加している.従来の HDL (Hardware Description Language) のみを用いる開発方式では,システムの開発に非常に長い時間を要してしまう.そのため,回路を機能ブロックとして扱い,それらを共通のインターコネクト上に組み上げていく,ビルディングブロック方式の開発スタイルへの移行を進めていく必要がある.本チュートリアルでは,ビルディングブロック方式の開発スタイルに適した,FPGA アクセラレータの開発方式について講演する.特に,講演者が開発に取り組んでいる,高位合成技術とメモリ・インターコネクトの抽象化による,ポータブルな FPGA アクセラレータの開発フレームワークを紹介する. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Heterogeneous computing systems using not only CPUs but also GPUs and FPGAs (field programmable gate array) are commonly utilized in wide computing fields. The FPGA is a soft LSI that users can modify the circuit structure realized on it. FPGAs are often used for prototyping and evaluations of special purpose LSIs. Additionally, FPGAs commonly are employed as computing accelerators with application specific structures for higher performance and energy efficiency of computing. Since the available circuit capacity of FPGAs is very large and still increasing. Traditional development style using only HDL (hardware description language) is not efficient, so that it takes very long time for the implementation. To handle such a huge capacity of circuits very well, building-block styles of system developments are strongly required. I will talk about an efficient development method of FPGA-based accelerators for modern building-block style developments. Especially, I present a framework employing abstractions of memory systems and interconnections and high-level synthesis techniques for portable accelerator developments. | |||||||
書誌情報 |
組込みシステムシンポジウム2014論文集 巻 2014, p. 2-2, 発行日 2014-10-15 |
|||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |