# TSV ベース 3D-IC のシグナルインテグリティ解析

 小林 徹哉<sup>†</sup>
 星 誠<sup>‡</sup>
 渡邊 眞之<sup>‡</sup>
 黒川 敦<sup>‡</sup>

 <sup>†</sup>弘前大学 理工学部 電子情報工学科
 <sup>‡</sup>弘前大学 大学院 理工学研究科

## 1. はじめに

シリコン貫通ビア(TSV)を用いた三次元集積 回路(3D-IC)はシステムの小型化として、近年 脚光を浴びている[1-3]。TSV ベース 3D-IC は従 来の単層チップと異なり、特殊な加工を要する ことから、半導体パッケージング及び製造技術 の進歩に依存する部分が多い。しかし、3D 構造 を活用した高品質な設計を行うには、TSV 配線 の電気特性を十分把握する必要がある。

本論文では、TSV の抵抗(R)、インダクタン ス(L)、容量(C)に着目し、TSV の半径、酸 化膜厚、積層数(高さ)及びドライバビリティ 等に依るシグナルインテグリティを解析し、TSV ベース積層チップの信号伝搬遅延及び同時スイ ッチングによる誘導性・容量性クロストークノ イズを明らかにする。

## 2. TSV モデル

TSV の RLC モデル及び解析に用いたパラメー タの条件を記述する。図 1(a)は 2 本の TSV 構造 を、図 1(b)はそれに等価な回路を示す。酸化膜容 量  $C_{ox}$  と空乏層容量  $C_{dep}$ 、基板抵抗  $R_{Si}$ 、そして TSV の抵抗  $R_{TSV}$  は、以下の式から計算する[1-3]。

$$C_{\rm ox} = \frac{2\pi\varepsilon_{\rm ox}h}{\ln\left(\frac{r+t_{\rm ox}}{r}\right)} \tag{1}$$

$$C_{\rm dep} = \frac{2\pi\varepsilon_{\rm Si}h}{\ln\left(\frac{r+t_{\rm ox}+t_{\rm dep}}{r+t_{\rm ox}}\right)}$$
(2)

$$t_{\rm dep} \approx \sqrt{\frac{4\pi\varepsilon_{\rm Si}kT}{q^2N_{\rm a}}\ln\left(\frac{N_{\rm a}}{n_{\rm i}}\right)}$$
(3)

$$R_{\rm Si} = \frac{\rho_{\rm Si} \varepsilon_{\rm Si}}{C_{\rm Si}} \tag{4}$$

$$R_{\rm TSV} = \frac{\rho_{\rm TSV} h}{\pi r^2} \tag{5}$$

但し、(3)において、絶対温度 T=300 (K)、ボルツ マン定数  $k=1.38 \times 10^{-23}$  (J/K)、電荷  $q=1.602 \times 10^{-19}$ (C)、真性半導体濃度  $n_i=1.08 \times 10^{10}$  (cm<sup>-3</sup>)、アクセ プタ濃度  $N_a=1.25 \times 10^{15}$  (cm<sup>-3</sup>)を用いた。基板間容 量  $C_{Si}$ と TSV の自己インダクタンス  $L_{TSV}$ 及び相 互インダクタンス  $M_{TSV}$  は電磁界解析[5]より求め た。解析に用いたパラメータの範囲を表 1 に示す。



<sup>†</sup>Tetsuya Kobayashi, Department of Electronics and Information Technology, Faculty of Science and Technology, Hirosaki University <sup>‡</sup>Hoshi Makoto, Masayuki Watanabe, Atsushi Kurokawa, Graduate School of Science and Technology, Hirosaki University 1–111



表1 TSV に関するパラメータの範囲

Description	Parameter	Value
Total height of TSVs $(\mu m)$	h	10 - 1000
TSV radius (μm)	r	0.1 - 2.5
Oxide thickness ( $\mu$ m)	$t_{\rm ox}$	0.01 - 1.0
Depletion thickness ( $\mu$ m)	$t_{\rm dep}$	0.8
Pitch (µm)	р	10
Oxide relative permittivity	$\varepsilon_{\rm ox,r}$	3.9
Silicon relative permittivity	$\varepsilon_{\mathrm{Si,r}}$	11.9
TSV resistivity $(n\Omega \cdot m)$	$\rho_{\rm TSV}$	16.8
P-type substrate resistivity ( $\Omega$ ·cm)	$\rho_{\rm Si}$	10

## 3. シグナルインテグリティ解析

回路シミュレータを用いて伝搬遅延時間とク ロストークノイズを解析する。トランジスタモ デルは 22nm テクノロジのローパワー版[6](電源 電圧 0.95V)を用いる。本解析では、TSV ベース 3D-IC の信号特性を簡明に示すために、TSV 形成 方法(Via-Fast/Middle/Last)による形状、マイク ロバンプやトップメタル及びチップ内配線の RLC、それらの構造及び材質の変動、温度や周波 数効果は考慮しない。また、チップ積層による 縦方向配線長の増加は TSV の高さで代用する。

TSV の配置は、図 2(a)に示すように 5×5(四 隅は電流帰還経路)を基本とする。同時スイッ チングノイズの解析モデル[4]を参考に、TSV の RLC 等価回路と送受信端にドライバとレシーバ を接続した図 2(b)の回路を解析に用いる。



Copyright ©2014 Information Processing Society of Japan. All Rights Reserved.

### 3.1 TSV O RLC

TSV の基本構造は高さ  $h=100\mu$ m、半径  $r=2.5\mu$ m、酸化膜厚  $t_{ox}=0.2\mu$ m、空乏層厚  $t_{dep}=0.8\mu$ m、ピッチ  $p=10\mu$ m とし、図 2(a)における中央の TSV 及び最 隣接 TSV 間の RLC を求めた結果を表 2 に示す。

Description	Parameter	Value
TSV resistance (m $\Omega$ )	$R_{\rm TSV}$	27.2
TSV self-loop-inductance (pH)	$L_{\text{TSV}}$	28.3
TSV mutual-inductance coefficient	k <sub>TSV</sub>	0.47
Oxide capacitance (fF)	$C_{ m ox}$	282
Depletion capacitance (fF)	$C_{dep}$	256
Silicon capacitance (fF)	$C_{\rm Si}$	6.27
Silicon resistance ( $k\Omega$ )	R <sub>Si</sub>	1.68

表2 基本構造の RLC 解析結果

#### 3.2 伝搬遅延時間

初めにクロストークが生じない条件下で、信 号の伝搬遅延を解析する。図 2(a)の中央を信号線 とし、他の TSV はグラウンド線とする。等価回 路は図 2(b)において A の箇所が G と同じになる。 V には立ち下がり波形 ( $T_{f=10ps}$ )を入力する。 遅延は入力から次段の入力までである。入力側 のインバータのドライバビリティは×128、出力 側は×1 を基本とする。ここで×1 の pMOS と nMOS のチャネル長 L と幅 W は、 $W_{p,1}=1.5 \times$  $W_{n,1}=6 \times L(=0.22\mu m)$ である。

図 3 に TSV の高さと遅延の関係を示す。例え ば、1mm で 100ps 以内にするには×256 以上が必 要であることがわかる。図 4 はドライバビリティ の違いによる遅延への影響である(@*h*=100µm)。 図 5 は酸化膜厚の違いによる遅延を示す。その影 響はドライバビリティが低いと顕著になる。図 6 は TSV 半径による遅延への影響を示す。



## 3.3 クロストークノイズ

信号線が同時にスイッチングしたときのビク ティムへのクロストークノイズを解析する。図 2(a)の中央をビクティムとし、5×5の四隅をグラ ウンドとし、その他をアグレッサとする。図 2(b) の V にはハイを入力し、周囲の信号の A の入力 は同時に立ち下がることを仮定する。図 7 にビク ティムの波形を例示する (@A=×128)。図 8 に 誘導性クロストークの影響を示す (@A=V=× 256、*h*=1mm)。図 9 に TSV の高さとノイズの関 係を示す (@A=V)。図 10 にビクティムのドラ イバビリティとノイズの関係を示す (@A=× 128)。図 11 に TSV 半径とノイズの関係を示す。 図 12 に入力スルーとノイズとの関係を示す (@ A=V=×128)。



## 4. まとめ

TSV ベース 3D-IC の信号伝搬に関して、各種 パラメータ起因の遅延とクロストークノイズの 影響を示した。本解析に使用した条件では、例 えば、300µm (50µm/chip なら 6 チップ積層)の 伝送であれば×64 で 50ps 程度の遅延となる。ま た、隣接にグランドを配置しない場合は、同時 スイッチングした際にクロストークの影響によ りビクティムの電位を反転させる可能性がある。

#### 参考文献

- G. Katti, B. Leuven, M. Stucchi, K.de Meyer, and M. Dehaene, "Electrical modeling and characterization of through silicon via for three-dimensional ICs," IEEE Trans. Electron Devices, vol.57, no.1, pp.256-262, Jan. 2010.
- [2] C. Xu, H. Li, R. Suaya, and K. Banerjee, "Compact AC modeling and performance analysis of through-silicon vias in 3-D ICs," IEEE Trans. Electron Devices, vol.57, no.12, pp.3405–3417, Dec. 2010.
- [3] A.E. Engin and S.R. Narasimhan, "Modeling of crosstalk in through silicon vias," IEEE Trans. Electromagn. Compat., vol.55, no.1, pp.149-158, Feb. 2013.
- [4] C. Huang, Y. Yaochao, and J.L. Prince, "A simultaneous switching noise design algorithm for leadframe packages with or without ground plane," IEEE Trans. Compon., Packag., Manuf. Technol. B, vol.19, no.1, pp.15-22, Fab. 1996.
- [5] Raphael Ver. E-2010.12, Synopsys, Inc.
- [6] Predictive Technology Model (PTM), [Online]. Available: http://ptm.asu.edu/