仮想リオーダ・バッファ方式における性能改善技術

• Item type: SIG Technical Reports(1)
• 公開日: 2014-09-29
• タイトル: 仮想リオーダ・バッファ方式における性能改善技術
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: マイクロアーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学大学院工学研究科電子情報システム専攻
• 著者所属: 名古屋大学大学院工学研究科電子情報システム専攻
• 著者所属: 名古屋大学大学院工学研究科電子情報システム専攻
• 著者名: 蘇翰; 塩谷亮太; 安藤秀樹
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: データ・プリフェッチを実現する方法の一つに命令の先行実行がある．過去に我々は，単一スレッド環境による命令の先行実行手法として仮想リオーダ・バッファ （VROB：virtual reorder buffer） 方式を提案した．これまでの研究により，VROB 方式では，多くのロード命令のレイテンシが短縮され，大きな性能向上を達成できることを示した．しかし，まだ以下のような問題が残されている．（1） 性能向上に寄与しない命令も多く先行実行され，これによる資源競合により性能向上が妨げられている．（2） 命令間のオペランド受け渡しに，小容量のフォワーディング・バッファ （FB: forwarding buffer） を用いているが，受け渡しに失敗することがあり，性能向上が妨げられている．これらの問題を解決するために，本論文では二つの改善方法を提案する．（1） 性能向上に寄与しない浮動小数点命令の先行実行を省略することにより，資源競合を削減する．（2） FB の代わりに先行実行にレジスタ・ファイルを追加する．このレジスタ・ファイルは先行実行時の性質を利用することにより，小容量化する．SPEC2000 および SPEC2006 のメモリ・インテンシブなベンチマークを用いて評価を行った結果，提案手法を導入することにより，従来の VROB プロセッサに対し，8% の性能向上を達成した．この結果，通常のプロセッサに対し，27% の性能向上を達成することができることを確認した．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2014-ARC-212, 号 16, p. 1-9, 発行日 2014-09-29
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会