WEKO3
アイテム
回路資源の投入により電力効率を改善するプロセッサ・アーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/103202
https://ipsj.ixsq.nii.ac.jp/records/103202eb533ac2-dad7-4a58-8aac-0957bcb64878
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC14212012.pdf (720.6 kB)
|
Copyright (c) 2014 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2014-09-29 | |||||||||
| タイトル | ||||||||||
| タイトル | 回路資源の投入により電力効率を改善するプロセッサ・アーキテクチャ | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| キーワード | ||||||||||
| 主題Scheme | Other | |||||||||
| 主題 | 革新的アーキテクチャ | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||
| 資源タイプ | technical report | |||||||||
| 著者所属 | ||||||||||
| 東京大学 | ||||||||||
| 著者所属 | ||||||||||
| 名古屋大学 | ||||||||||
| 著者所属 | ||||||||||
| コロンビア大学 | ||||||||||
| 著者所属(英) | ||||||||||
| en | ||||||||||
| The University of Tokyo | ||||||||||
| 著者所属(英) | ||||||||||
| en | ||||||||||
| Nagoya University | ||||||||||
| 著者所属(英) | ||||||||||
| en | ||||||||||
| Columbia University | ||||||||||
| 著者名 |
三輪忍
× 三輪忍× 塩谷亮太
× 佐々木広
|
|||||||||
| 論文抄録 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | LSI の微細化により，チップ上の回路資源は今後も増加すると予想されている．我々は，この豊富に存在する回路資源を利用した，シングル・スレッド実行時の電力効率を改善する手法を提案している．提案手法では，ループ実行に特化したコアなどのさまざまなタイプのコアを多数用意しておき，出現する命令列に応じて電力効率に優れたコアに切り替えながらプログラムを実行することで，シングル・スレッド実行時のプロセッサの電力効率を改善する．今回，提案アーキテクチャの詳細について検討を進めるとともに，予備評価として理想的な状況における提案手法の効果を測定した．本稿ではこれらについて報告する． | |||||||||
| 書誌レコードID | ||||||||||
| 収録物識別子タイプ | NCID | |||||||||
| 収録物識別子 | AN10096105 | |||||||||
| 書誌情報 |
研究報告計算機アーキテクチャ（ARC） 巻 2014-ARC-212, 号 12, p. 1-9, 発行日 2014-09-29 |
|||||||||
| Notice | ||||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||
| 出版者 | ||||||||||
| 言語 | ja | |||||||||
| 出版者 | 情報処理学会 | |||||||||
