# 高並列度仕様からの非同期式回路合成のための信号遷移挿入手法

松本 敦<sup>†</sup> 米田友洋<sup>††</sup>

論理合成法をベースにした制御回路の自動生成手法は,最適に近い回路が得られる一方で並列性の 高い記述に対する合成のコストが高いという欠点を持つ.本論文では,出力線ごとに縮退させた信号 遷移グラフを用いる論理合成ツールを対象とした,高並列度記述からの信号遷移グラフ生成時におけ る付加処理を提案する.信号遷移グラフ生成のときに,高並列度の原因となる箇所にあらかじめ信号 遷移を挿入しておき,合成時の状態数を低減させることが提案手法の狙いである.また,使用する演 算器の遅延時間情報を用いることで,回路の動作速度を劣化させることなく合成を実現することが可 能となる.本論文では,いくつかの高並列度記述に対し提案手法を組み込んだ論理合成を行い,その 結果を合成時間と動作速度について評価し,提案手法の有効性を確認した.

## Transition Insertion for Handling Highly Concurrent Asynchronous Specification

ATSUSHI MATSUMOTO<sup>†</sup> and TOMOHIRO YONEDA<sup>††</sup>

In our state based logic synthesis approach for asynchronous circuits, it sometimes occurs that handling highly concurrent specifications costs too much. This paper proposes a method that inserts new signals in order to reduce the synthesis costs. These additional signals are inserted in non-critical paths selectively in order that the synthesized circuit performance is affected as little as possible. The experimental results show that the proposed method can successfully synthesize several circuits that the previous logic synthesis tools could not handle.

#### 1. 背 景

演算動作やレジスタ操作を可能な限り並列に行うこ とが,回路の動作速度向上に寄与することは自明であ る.この議論は,非同期式回路に関してもあてはまる. しかし,回路自動合成手法の1つである論理合成法を ベースにした非同期式回路設計にとっては,高並列化 が合成時の使用メモリ量と合成に必要な時間を著しく 増大させる可能性がある.

非同期式回路の自動合成手法には構文直接変換法と 論理合成法があり,それぞれ利点,欠点を有する.

構文直接変換法<sup>1)~6)</sup> では, 仕様に含まれる各構文 を対応する回路モジュールに置き換えて動作を実現す る.この手法は, 合成時間が仕様規模の影響を受けに くく, 合成そのものが高速であるという利点と, 得ら れる回路の性能が高くなく, そのグローバルな最適化 が難しいという欠点を持つ.この手法で高並列度の記 述を扱う場合には, 適切な分岐, 統合用モジュールを

† 東京工業大学

†† 国立情報学研究所 National Institute of Informatics 用意することで仕様動作の実現が可能であると考えられる.

もう一方の,論理合成法<sup>7)~9)</sup>では,起こりうる信号 遷移の因果関係から,状態空間探索を行うことなどに より最適化された論理関数を求め,それを実際の回路 にマッピングする.この手法の利点は前述の構文直接 変換法に比べ高性能な回路を得ることができる点であ り,欠点は論理関数を求めるための計算コストが大き く,合成に要する時間が仕様規模の影響を受けやすい 点である.この欠点により,大規模な仕様記述に対し ては,論理合成を現実的な時間で行うことができない.

本研究室で開発している手法を含む最近の研 究<sup>10)-12)</sup>では,出力線1本ごとに,該当出力線の遷 移と因果関係を持たない信号線の遷移を信号遷移グラ フから除外した,縮退信号遷移グラフを用いた論理合 成を行う.これにより,一度に扱う信号遷移グラフの サイズ,つまりそれから生成される状態グラフのサイ ズが小さくなるので,既存の論理合成手法で合成でき ない規模の仕様記述の合成が可能になることがある. しかし,高い並列性を持つ信号遷移グラフを合成する 場合,縮退処理が効果的に作用せず,状態グラフ生成 時に状態爆発を起こし,有効な時間内での合成が難し

Tokyo Institute of Technology

い場合がある.

経験から,我々が開発している合成手法において, ある出力信号遷移の直前に起こりうる信号線の集合の 要素数と,その出力信号線に関して縮退された信号遷 移グラフから生成された状態グラフの大きさ,さらに は合成に要する時間に相関があることが分かっている. そこで,本論文では並列性の高い信号遷移グラフから の合成を行う際に,数多くの動作が並列に行われてい る部分に新たな信号遷移を挿入することで,合成対象 である縮退信号遷移グラフの並列度合を減少させ,実 用的な時間での制御回路の合成を実現する手法を提案 する.さらに,提案手法では,並列動作の中の遅延時 間の短い箇所に優先的に信号遷移を追加することで, 動作時間への影響を最小限に抑えることが可能である.

本論文は以下のように構成される.2章では,我々が 開発している回路合成手法の概要と信号遷移グラフ生 成手法に関して述べる.3章では,本論文で提案する 信号線追加のためのアルゴリズムに関して記す.4章 では,提案手法を適用した信号遷移グラフからの回路 合成実験の結果を示し,それを評価する.また,他の 論理合成手法との比較実験を行う.最後に,5章で本 論文の結論と将来的な課題を提示する.

2. 論理合成

本章では,我々が開発している高位言語からの非同 期式回路自動生成システム(nutas)<sup>13)</sup>の,制御回路 合成に関する部分について述べる.その後に,本論文 で使用する定義と,予備実験の結果を示す.

2.1 合成手法概観

我々が開発している高位合成手法の全体像を図1に 示す.





高位合成の最初の手順で,本システムが高位仕様記 述として想定している SpecC 言語で書かれた仕様記 述と演算器やレジスタに関する制約をもとに,演算器 スケジューリングとレジスタアロケーションを行う. その結果を,非同期式回路仕様記述言語である Balsa 言語<sup>14)</sup>で出力する.中間言語としてこの Balsa 言語 を用いる理由は,制御回路を合成する際に必要な性質 である完全状態コード(CSC 性)を満足するための 制御構文構成を,Balsa 言語が持つためである.

次に,得られた Balsa 記述を構文解析し,その制御 動作を示す信号遷移グラフを生成する.本論文での提 案手法,すなわち高並列度記述に対する処理は,この 図1の破線内の Balsa 記述から信号遷移グラフを生 成する段階で行われる.本手法で想定する Balsa 構文 を以下に示す.

• 並列実行文:  $X \equiv Y_1 \parallel Y_2 \parallel \cdots \parallel Y_n$ 

- 順次実行文:  $X \equiv Y_1; Y_2; \cdots; Y_n$
- While  $\dot{\mathbf{X}} : X \equiv$  while *cond* then Y end
- If-else  $\dot{\mathbf{X}}$  :  $X \equiv \text{if } cond \text{ then } Y_1 \text{ else } Y_2 \text{ end}$
- ループ文:  $X \equiv \text{loop } Y$  end
- ポート入力文:  $X \equiv in\_port \rightarrow reg$
- ポート出力文:  $X \equiv out\_port <- reg$
- レジスタ転送文: X ≡ d\_reg := s\_reg

これらの構文を,対応する部分信号遷移グラフに変換し適切に接続することで,記述全体に対応する信号 遷移グラフを得る.

そして,開発した論理合成ツールに信号遷移グラフ を与える.ここでの論理合成とは信号遷移グラフで示 された信号遷移の因果関係,つまり変化順序を満足す る論理回路を求めることを指し,各信号線の立ち上が り条件と立ち下がり条件が積和形の論理関数として求 められる.本研究室で開発している論理合成ツールは, 各出力ごとに縮退信号遷移グラフを構成し,そこから 得られる状態グラフの探索を行うことで論理関数を得 るという方式をとっている<sup>11)</sup>.

信号遷移グラフの縮退処理について例示する. 図 2(a) に示す信号遷移グラフを信号線 c について 縮退させると図 2(b) のような小規模な信号遷移グラ フになる.つまり縮退処理とは信号線 c の合成に必 要がないと判断された信号遷移をグラフ上から取り除 くことを指す.この図 2(b) に示す縮退信号遷移グラ フから,状態グラフを生成し状態探索を行うことで, 図 2(c) に示す制御回路に相当する論理関数を得る.

この縮退状態グラフを用いた手法では,各出力線間 における論理関数に含まれる積項の共有を考慮しない ことによるゲート数の増加の可能性がある一方で,従



図 2 信号遷移グラフと縮退信号遷移グラフと制御回路 Fig. 2 STG, decomposed STG and control circuit.

来の論理合成ツールで扱えない規模の仕様に対してで も、十分現実的な時間で合成することができる.これ は、図2(a)の信号遷移グラフから生成された状態グ ラフに比べて、図2(b)の信号遷移グラフから生成さ れた状態グラフの規模が小さくなるからである.

最後に得られた論理関数にテクノロジマッピングを 施し,図2(c)に示す制御回路の Verilog ゲートレベ ル記述を得る.

以上の手順によって,高位仕様 SpecC 記述から,適切に動作する制御回路を自動的に合成することができる.

2.2 信号遷移グラフ生成

本節では, Balsa 言語から生成される信号遷移グラ フについて示す.なお,本論文では,提案する信号遷 移挿入アルゴリズムに関係のある構文の信号遷移グラ フへの変換のみを示す.

2.2.1 信号遷移グラフの定義

信号遷移グラフ G は,  $G = (P, T, F, \mu^0, l, In, Out)$ で表され,各要素は,プレース集合,トランジション集合,プレースとトランジションの接続関係,初期マーキング,ラベル関数,入力信号線集合,出力信号線集合を表す.ラベル関数  $l(t): T \rightarrow (In \cup Out) \times \{+, -\}$ はトランジションとそれに関連づけられる信号遷移の関係を表す.なお,トランジション集合の中には,ラベル関数によって入出力信号に関連づけられない,ダミートランジション  $\lambda$  も含まれる.ダミートランジションは,信号遷移グラフ上での分岐や合流を表現するために用いられる.また, $\bullet t$ ,  $t \bullet$ はそれぞれ,トランジション t の入力プレース集合,出力プレース集合を表す.

我々が開発している信号遷移グラフへの変換手法に おいて, Balsa 構文の文 X からは, 立ち上がりブロッ



図 3 部分信号遷移グラフと信号遷移グラフ全体 Fig. 3 Partial STG and whole STG.





ク N<sub>X+</sub> と立ち下がりプロック N<sub>X-</sub> の2つから構成 される部分信号遷移グラフが生成される.これらを構 文解析時の情報をもとに接続することで,記述全体に 対応する信号遷移グラフを得る.

例として "loop Z1 || Z2 end" という Balsa 記 述からの変換を考える.Loop 文と並列実行文から 生成される部分信号遷移グラフを,図3(a) に示す ( $X \equiv loop Y end, Y \equiv Z1 || Z2$ ).これを階層的に 接続すると図3(b)のようになり,記述全体の信号遷 移グラフを得ることができる.

また,以降の記述では文 X から生成されるブロック対について, $(N_{X+})^* = N_{X-}$ , $(N_{X-})^* = N_{X+}$  と表現するものとする.この表現はブロック集合についても用いられ,ブロック集合の各要素の対になるブロックからなる集合を表すものとする.

**2.2.2** 並列実行文 ( $X \equiv Y_1 ||Y_2|| \cdots ||Y_n$ )

並列実行文はそれに含まれる各動作を並列に実行す るための構文である.並列実行文から生成される信号 遷移グラフを図4に示す.

並列実行文において多数の文が実行される場合,そ の直後の信号遷移の駆動信号遷移候補が増加する.こ れは,論理合成時の状態グラフの肥大化をもたらす. 並列実行文から生成される立ち上がり,立ち下がりの 両ブロックを,それに含まれる各文をすべて実行する ので AND\_join ブロックと呼び,後述の OR\_join ブロックと区別する.なお,駆動信号遷移の形式的定



Fig. 5 Partial STG for If-else statement.

義は後に行うが,直観的にはある信号遷移の直前に起 こりうる信号遷移のことを指し,信号遷移グラフを縮 退させたときに削除されず(図2(b)のdやe),そ の結果として制御回路(図2(c))の入力となる信号遷 移のことを指す.

**2.2.3** If-else  $\dot{\mathbf{X}}$  ( $X \equiv \text{if } cond \text{ then } Y_1$ 

else  $Y_2$  end )

If-else 文は,条件式 cond が真, すなわち 1 であれ ば文  $Y_1$ を,そうでなければ文  $Y_2$ を実行する. If-else 文から生成される信号遷移グラフを図 5 に示す. Ifelse 文から生成されるブロックを,それに含まれる各 文を排他的に実行するので  $OR_join$  ブロックと呼ぶ.

この部分信号遷移グラフの動作を図5を用いて簡潔 に説明する.条件式が真のとき,すなわちcond = 1のときは立ち上がりブロック $N_{Y1+}$ の上のトランジ ションが発火し,ブロック $N_{Y1+}$ が実行される.この ときに左上のトランジションの出力プレース,つまり cond = 1と付記したプレースと図中の中央のプレー スp.tにトークンが配置される.立ち上がりブロッ クが終了した後に立ち下がりブロックが開始される. 立ち下がりブロック $N_{X-}$ の中で発火可能なトランジ ションは左上のトランジションのみなので,ブロック  $N_{Y1-}$ が実行される.cond = 0の場合も同様の方法 で文 $Y_2$ が実行される.

If-else 文に含まれる 2 つの文は排他的に実行される が, If-else 文の直後にある信号遷移の合成においては 双方の文が直前に起こりうる文であり,駆動信号遷移 候補には双方を含めなくてはならない.そのため,並 列実行文と同様に論理合成のコストを増加させる要因 となりうる.

2.3 定 義

並列実行文や If-else 文が論理合成における合成コ スト増大の要因となるのは,それらが駆動信号遷移の 候補を増やすからである.本節では,並列度と以降の 説明で用いる表記の定義を行う.

まず, あるトランジション t の駆動信号遷移集合を 以下のように定義する. 定義 1

$$trig\_trans(l(t), G)$$
  
= {  $l(u) \mid \langle u, \lambda^*, t \rangle \in trans\_path(G)$   
 $l(u) \neq \lambda$ }

ただし, $\lambda^*$  はダミートランジション 0 回以上の繰 返しを表す.また, $\langle t_1, t_2, \cdots, t_n \rangle$  は 2  $\leq k \leq n$ ,  $t_{k-1} \bullet \cup \bullet t_k \neq \phi$  を満たすとき,トランジションパス であり, $trans\_path(G)$  は信号遷移グラフ G 中のす べてのトランジションパスを表すものとする.

trig\_trans を用いて, ある出力信号線 x の駆動信号 線集合を以下のように定義する.なお,本論文の論題 である並列度とは,各信号線の駆動信号線集合の要素 数のことを指す.

定義 2

$$\begin{aligned} \mathsf{trig\_signal}(x,G) \\ &= \{name(u) \mid \\ & u \in \bigcup_{\substack{\{t \mid name(l(t)) = x\}}} \mathsf{trig\_trans}(l(t),G) \} \end{aligned}$$

ただし, name(l(t)) はトランジション t が関連づけられている信号線名を返す関数であり, たとえば  $l(t) = signal_name+$  であるとき,  $name(l(t)) = signal_name$  となる.

例として,図2(a)に示す信号遷移グラフについて 考えると,trig\_trans,trig\_signalは以下のようになる.

- trig\_trans $(c+, G) = \{d-, e-\}$
- trig\_trans $(c-, G) = \{e+\}$
- trig\_signal $(c, G) = \{d, e\}$
- trig\_trans $(d+, G) = \{c+\}$
- trig\_trans $(d-,G) = \{a-,b-,c-\}$
- trig\_signal $(d, G) = \{a, b, c\}$

また,あるブロック B が与えられたときに,その ブロック内で最後の遷移となりうるトランジションの 集合を返す関数を以下のように定義する.

定義3

 $last_trans(B)$ 

 $= trans(B) - \bigcup_{u \in trans(B)} trig_trans(u, B)$ ただし, trans(B) はプロック B に含まれる, すべてのダミーではないトランジションからなる集合を表す.

また, last\_trans はブロック集合にも適用すること ができ,ブロック集合 U に対して, last\_trans(U) =  $\bigcup_{u \in U}$  last\_trans(u) とする.

2.4 予備実験

我々の合成手法において,信号線の並列度と,その 合成時間とに関係があることが経験的に分かっている. それを示すための予備実験として,図6に示す20個



図 6 予備実験に用いた信号遷移グラフ Fig. 6 STG used in pre-experiment.



Fig. 7 Relation between n and its synthesis time.

の信号遷移を並列に並べた信号遷移グラフの合成を 行った.この実験ではパラメータ n を 10 から 17 の 範囲で変化させて,つまり,信号線 ex1 の並列度を 変化させ,かつ意図的に信号線 ex1 の合成時間が支 配的になるようにして論理合成を行った.

パラメータ n と信号遷移グラフ全体の合成時間と の関係を図7に示す.実験結果から,図中の ex1の 駆動信号線数と、信号遷移グラフ全体の合成時間との 間に正の相関があることが分かる.これは,駆動信号 線の遷移がその信号の回路を合成するのに必要不可欠 なので,縮退処理によって取り除かれることがなく, また,それらは並列に行われるために状態グラフの肥 大化を引き起こすことが原因である.なお,状態数は パラメータ n に対し O(2<sup>n</sup>) で増加し, n が 18 以上 の場合は,今回の実験環境のメモリ4GBでは不足で あったことを追記しておく、

3. 提案手法

予備実験の結果より,限られたメモリ量,時間のも とで合成を行うためには,信号遷移グラフに含まれる 各出力信号線の並列度を適切な値に抑えることが有 効であることが分かる.本章では,提案する並列度を 低下させるための信号遷移グラフ生成方法について述 べる.

1:solve_high_concurrency	r(G,	limit	) {	ĺ
--------------------------	------	-------	-----	---

- loop{ 2:
- find  $x \in Out$  with 3:
  - $|\text{trig\_signal}(x, G)| \ge limit;$ if(x is not found) return G;
- 4:
- 5:find  $B \in \bigcup_{\{t \mid name(t) = x\}} \operatorname{src}_{AND}(t, G)$ with largest  $||ast_trans(B)|;$
- if  $(|\mathsf{last\_trans}(B)| > 1)$ 6:
- $G = \text{insert\_signal\_AND}(B, G, limit);$ 7:
- 8: else
- break: 9:
- 10:}
- 11:loop{
- 12:find  $x \in Out$  with
- $|\mathsf{trig\_signal}(x,G)| \ge limit;$
- 13:if(x is not found) return G;
- 14:find  $B \in \bigcup_{\{t \mid name(t) = x\}} \operatorname{src}_{OR}(t, G)$ with largest  $|last_trans(B)|;$
- 15: $G = \text{insert\_signal\_OR}(B, G, limit);$
- 16:

}

17:

図 8 並列度解決アルゴリズムトップレベル Fig. 8 Top-level algorithm of the proposed method.

- 提案手法の特徴は以下に示すとおりである. 遅延時間情報を用いた,回路の動作時間への影響
- 再帰的アルゴリズムによる,複雑な並列構造への 対応
- 3.1 並列度解決アルゴリズム

を抑えた信号線挿入

提案手法を図8に示す.提案手法は引数として信 号遷移グラフ G と非負の整数 limit をとる. ただし, すべての信号遷移グラフに適用するためには, limit の値を AND\_join ブロック, OR\_join ブロック以 外の文の組合せによるブロックの最大の |last\_trans| の2倍以上にする必要がある.なぜなら,提案アル ゴリズムでは,そのようなブロックの内部の並列度を 低下させることができないからである.アルゴリズ ムの停止条件はすべての出力信号線  $a \in Out$  に対し て,  $|\text{trig\_signal}(a, G')| \leq limit$  が成立することであ る.G'はアルゴリズムによって変更された信号遷移 グラフであり,初期状態ではG' = Gである.

まず信号線集合の中から, |trig\_signal(x)| が limit を超えるような信号線 x を1つ任意で選択する (Line 3). そのような信号線が存在しない場合は,信号線挿 入による解決が必要のない信号遷移グラフであると判 断され,アルゴリズムは終了する(Line 4). そうで ない場合は,信号線 x の立ち上がり遷移 x+ と立ち 下がり遷移 x- の直前の AND\_join ブロックからな る集合  $src_{AND}(t,G)$  の中から,  $|last_trans(B)|$  を最大



図 9 AND\_Join ノロックへの信号達移の挿入 Fig. 9 Insertion of extra-transition in AND\_join block.

にするブロック B を求める (Line 5).

そのブロック *B* において,  $||ast_trans(B)| = 1$  であ る場合には, *AND\_join* ブロックへの新たな信号遷 移の追加が,並列度の減少をもたらさない.この場合 はループ処理を脱する(Line 8–9).そうでない場合, すなわち  $||ast_trans(B)| > 1$  である場合は,図 10 に 示す信号遷移挿入アルゴリズムによって並列度を減少 させることができる(Line 6–7).

1つ目のループを9行目の break で抜けたにもかか わらず,依然として |trig\_signal|の値が limit よりも大 きい信号線が存在する場合は,OR\_join ブロックが原 因であることが考えられるので,それらを AND\_join に対する解決法と同様の手法を適用することで,すべ ての出力線の |trig\_signal| の値を limit 以下にするこ とが可能となる(Line 11-16).

3.2 信号遷移挿入アルゴリズム

信号遷移挿入の例を図9に示す.これは, $AND_{join}$ ブロックにおいて,ブロック集合 N<sub>Y1</sub>, N<sub>Y2</sub>の後に 信号遷移  $extra\_sig1$ を追加する例である.信号遷移  $extra\_sig1$ の追加効果は,この $AND_{join}$ ブロック に後続する信号遷移にとって, $|trig\_trans|$ の減少,つ まり図9中の最外サブブロック N<sub>Y1+</sub>, N<sub>Y1-</sub>, N<sub>Y2+</sub>, N<sub>Y2-</sub>の最終遷移が $extra\_sig11$ つに置き換わること で現れる.なお,サブブロックとは,あるブロックに 含まれるすべてのブロック群のことであり,最外サブ ブロックとはその中でも一番上の階層にあるブロック 群を指す.

直前に起こりうる信号遷移数の減少のみを目的とす る場合,必ずしも図9に示すように,ある文の立ち上 がりブロックと立ち下がりブロックの双方に遷移を対 に挿入する必要はない.信号遷移対を用いる理由は,  $1: \textbf{insert\_signal\_AND}(B, G, limit) \{$ 

- 2:  $U = \text{outer\_sub}(B);$
- $3: \quad S = \emptyset;$
- 4:  $Y = \text{set of } d \in U \text{ with largest } \mathsf{delay}(d);$
- 5: while  $(U \neq \emptyset)$  {
- 6: find  $b \in U$  with smallest delay(b);
- 7: if  $(|last_trans(\{b, b^*\})| > limit)$  break;
- 8: if  $(||\mathsf{ast\_trans}(S \cup S^* \cup \{b, b^*\})| \le limit)$  $S = S \cup \{b\};$
- 9:  $U = U \{b\};$
- 10: }
- 11: if  $(U = \emptyset)$  {

\\ 
$$U$$
 が空でループを抜けた場合

$$S = S - Y;$$

13: 
$$G' = \operatorname{insert}(S, B, G);$$

- 14: }
- 15: else {
- \\Line7 の break でループを抜けた場合 16: find  $c \in \text{outer\_sub}_{AND}(b)$  with largest |last\_trans(c)|; 17: if (c is found)  $G' = \text{insert\_signal\_AND}(c, G, limit);$ 18: else{ 19: find  $c \in \text{outer\_sub}_{OR}(b)$  with
- $largest |last_trans(c)|;$ 20: if(c is found)
  - $G' = \text{insert\_signal\_OR}(c, G, limit);$ else ABORT;
- 21: else *ABOP* 22: }

23: }

- 24: return G';
- 25:

図 **10** AND\_join プロックへの信号遷移挿入アルゴリズム Fig. 10 Signal insertion algorithm for AND\_join block.

挿入する信号遷移そのものの一貫性を保持するためで ある.ここでの一貫性とは,すべての信号遷移の立ち 下がりと立ち下がりは交互に現れなくてはならない, という論理合成のために必要な性質である.

図 10 に AND\_join ブロックへの信号遷移挿入ア ルゴリズムを示す.信号遷移挿入アルゴリズムは,引 数として信号遷移挿入の対象となるブロック B,そ の時点での信号遷移グラフ G,非負の整数 *limit* を とる.

アルゴリズムの最初でブロック B の最外サブブロッ ク群を U に格納し,その中で最も遅延時間が大きい と見積もられた最外サブブロック群を Y に保存して おく(Line 2-4).この遅延時間情報は,使用される演 算器の遅延時間情報と,図10のアルゴリズムによっ てすでに追加された信号線の情報,ブロックの構成か らあらかじめ計算されており,アルゴリズムが呼び出 されるたびに更新されるものとする.

そして,集合 U が空でない間,以下の動作を行う. まず,ブロック集合 U の中で最も遅延時間が小さい ブロック b を見つける (Line 6). そのブロック単体 において |last\_trans({b, b\*})| が limit を超えている 場合は,現在のブロック B における信号遷移挿入で は解決できない.なぜなら,新たに追加した信号線の |trig\_signal| が limit を超えてしまうからである.た とえば, 図9で,  $|last_trans({N_{Y1+}, N_{Y1-}})|$ が limit を超えている場合,信号線 extra\_siq1 の追加によっ て該当 AND\_join ブロックの |last\_trans| を低下さ せることはできるが,新たに |trig\_signal| が limit を 超える出力信号線 extra\_sig1 が作成され,信号遷移 グラフを制御回路合成が可能な程度に並列度を低下さ せるという目的は実現できない.この場合は,ループ 処理を脱し, ブロック b に含まれる最外 AND\_join ブロックの中で |last\_trans| の要素数が最も多いもの を探し,そのブロックに対して信号遷移挿入アルゴリ ズムを再帰的に実行する (Line 17). またブロック b の中に AND\_join ブロックが見つからない場合は, 対象となる信号遷移グラフ b の中の OR\_join ブロッ クが原因であることが考えられるので,そちらを解決 するためのアルゴリズムを呼び出す (Line 20). それ も見つからない場合には,指定した limit の値が小さ すぎて解決できない場合なので,アルゴリズムを異常 終了する (Line 21).

 $||ast_trans({b, b^*})| が limit 以下である場合は, プ$  $ロック集合 S とその対プロック集合 S* と {b, b^*} の$  $和集合における ||ast_trans| が limit 以下であるか否$ かを判断し,条件が成立する場合はプロック集合 S にプロック b を追加する.これは,新たに追加した信号 $線において |trig_signal| の値が limit 以下になること$ を保証する (Line 8).

以上の動作を,ブロック集合 U が空になるまで繰 り返す.その後に信号線を追加するのだが,このまま ではブロック集合 S の中に最も遅延時間の大きいと判 断されたブロック(ブロック集合 Y に含まれるブロッ ク)が含まれる可能性がある.そのような信号遷移の 追加は合成された回路の性能の低下につながるため, その信号遷移追加でしか並列度合を減少させることが できない場合( $|last\_trans(S - Y)| \le 1$ ,つまり S に 挿入しても並列度が減少しない場合と S = Y の場合) を除いて,ブロック集合 Y の各要素をブロック集合 S から除外する(Line 12).その後に,ブロック集合  $S \ge S^*$  の直後に図 9 に示すように新たな信号遷移 を追加し,これを新たなブロックとする(Line 13).



図 11 OR\_join ブロックへの信号遷移の挿入 Fig. 11 Insertion of extra-transition in OR\_join block.

つまり,図9において  $N_{Y1+}$ ,  $N_{Y2+}$ ,  $extra\_sig1+$ からなる箇所,および  $N_{Y1-}$ ,  $N_{Y2-}$ ,  $extra\_sig1-$ からなる箇所が,以降の並列度低下処理において単一のブロックとして扱われる.

以上に示すように, AND\_join ブロックへの信号 遷移挿入はブロックの遅延時間情報をもとに, できる だけ回路性能に影響を与えないような追加処理が行わ れる. 一方で, OR\_join ブロックへの信号遷移の追加 は図11に示すように行われる.アルゴリズムは図10 に示すものから遅延時間を考慮している箇所を取り除 いたものである.ここでは,ブロック N<sub>Y1+</sub>, N<sub>Y1-</sub>の 直後に信号遷移が追加, つまりダミートランジション との置換が行われた例を示す. If-else 文の意味から, それに含まれるどちらのサブブロックが実行されるか は,環境に依存し,回路合成を行う時点では見積もる ことができない.つまり,OR\_join ブロックへの信 号遷移の挿入は性能に悪影響を与える可能性を取り除 くことはできない.図8に示すアルゴリズムでは,可 能な限り AND\_join ブロックを優先的に解決するよ うになっている.

図 8 に示すアルゴリズムの計算コストを,図 10 に 示すアルゴリズムが適用される回数で評価すると,記 述に含まれる文の総数 *M* に対して,おおむね *O*(*M*<sup>2</sup>) と考えられる.以下に導出手順の概略を示す.

まず l = limit とし, すべてのブロックの |last\_trans| の最大値を n として,  $n \leq l^a$  となるような最小の自 然数 a を考える.あるブロックを解決するために必 要な信号遷移の数, いい換えれば図 10 のアルゴリズ ムが呼ばれる回数は,追加する信号遷移で l 分木を 作るとすると最高で  $1 + l + \dots + l^{a-1}$  回である.ま た,そのブロックの最外サブブロックに再帰的な解決 を試みる回数は,1 つのブロックに 1 つの信号遷移 が対応していたとしてもブロック数は n 以上にはならないから,多くて  $l^a$ 回となるので,このブロックで図 10 のアルゴリズムが呼ばれる回数は,たかだか  $1+l+\dots+l^{a-1}+l^a=\frac{l^{a+1}-1}{l-1}$ となる.

文の総数は M なので,アルゴリズムの呼ばれる 回数は多くて  $\frac{l^{a+1}-1}{l-1}M$  となる.ここで, $\frac{l^{a+1}-1}{l-1}$  は  $O(l^a)$  であり, a は  $n \leq l^a$  を満たす最小の自然数で あるから  $n \leq l^a < nl$  なので, l が定数であることを 考えると  $l^a$  は O(n) である.また,他のブロックを 含まないブロックによる最大の |last\_trans| を m とす ると,  $n \leq mM$  なので, n は O(M) であると評価す ることができる.以上より, $\frac{l^{a+1}-1}{l-1}$  は O(M) である と評価できる.よって,全体では  $O(M^2)$  と評価する ことができる.

また,図 10 に示すアルゴリズムの計算コストは, 文の数を M としたとき O(M) であると評価できる ので,提案手法全体の計算コストは  $O(M^3)$  と評価す ることができる.

4. 評価実験

4.1 提案手法の評価

我々は提案手法を C 言語によって実装し,開発して いる高位合成プロセスの中に組み込んだ.

提案手法を適用したことによる,合成プロセスの回路合成時間と得られた回路動作時間への影響を確かめるために,3種類の仕様記述に対してパラメータ*limit*の値を変化させて生成した信号遷移グラフから論理合成を行い,その回路の動作速度を ModelSIM によるゲートレベルシミュレーションにより評価した.なお,シミュレーションで用いたライブラリは 0.25 µm ルールのものである.

1つ目の例では,すべての並列動作箇所に意図的に 最長遅延時間を有する演算を1つずつを配置した.こ れは,新たな信号遷移を追加したとしてもクリティカ ルパスに挿入されない限り,回路の動作速度に影響を 与えないことを確認することが目的である.

残りの2つの例は、それぞれ大きさの異なる有限インパルス応答システム(FIR)である、それぞれ並列度を高めるために表1に示す使用可能な演算器数を 想定している、演算遅延時間は加算器が3ns,乗算器が5nsを仮定した、つまり、乗算演算が各並列部分に

表 1 FIR のパラメータ Table 1 Parameters of FIRs.

仕様名	次数	段数	加算器数	乗算器数
5x4FIR	5	4	3	3
$7 \mathrm{x} \mathrm{6} \mathrm{FIR}$	7	6	4	4

おいてクリティカルパスとなる.

以上の例について,引数 *limit* を 8 から 17 の範囲で 変化させて信号遷移グラフを生成し,論理合成を行っ た.引数 *limit* と論理合成に要する時間,回路の動 作時間の関係を図 12,図 13,図 14,図 15,図 16, 図 17 に示す.

1 つ目の例(図12,13)については,信号遷移を挿 入することにより大幅な合成時間の短縮が実現されて いる.その一方で,回路の動作時間がほぼ影響を受け ていないことが分かる.これは信号遷移グラフの段階 で,クリティカルパスに追加信号遷移が挿入されてい ないためである.すなわち,少数のクリティカルパス が各並列部分に存在するような場合には,トレードオ



Fig. 12 Synthesis time of the simple example.



Fig. 13 Cycle time of the simple example.







有限インパルス応答システムの例(図14-17)に関しても、引数*limit*を引き下げることによって合成時間を大幅に短縮することが実現されているが、同時に回路の動作速度に多少のオーバヘッドが生じた.これは、乗算演算が各並列部分に複数存在するために、クリティカルパスに追加信号遷移の挿入が行われたことが原因である.しかも、指定した*limit*が小さい場合は信号遷移の挿入が多段で行われるために、性能の低下が顕著に現れたと考えられる.よって、多数のクリティカルパスが各並列部分に存在する場合には、適切な引数*limit*を選択することが、回路性能低下の回避



図 18 比較実験に用いた信号遷移グラフ Fig. 18 STG used in the comparative experiment.

にとって重要になる.

なお,今回の実験環境(4GBメモリ)での以上の 3つの例の合成実験は,追加信号遷移なしではメモリ 不足により合成不可能であったことを追記しておく. 4.2 他の論理合成法との比較

本節では,提案手法による信号遷移追加処理がなさ れた信号遷移グラフを,我々が開発している縮退信号 遷移グラフからの合成手法(nutas)と,論理合成法 の1つである petrify<sup>7)</sup>とで合成し,提案手法が我々 の手法に特に有用であることを示す.

実験で用いる仕様は,図18に示す信号遷移グラフ で,以下の2つのパラメータにより定義される.

• Row – 信号遷移グラフの段数(図中の R)

• Width – 信号遷移グラフの幅 (図中の w)

パラメータの変化と提案手法を適用した後の両手法 による合成時間との関係を表2に示す.

実験結果より, nutas に対する本論文での提案手法の効果は,適切な *limit* の指定による合成時間の短縮という形で表れていることが分かる.

一方で提案手法を適用した信号遷移グラフを petrify を用いて合成したところ, nutas とは合成時間の推移 の傾向が異なり, *limit* = ½の近傍が最も合成時間が かかり, *limit* が大きくなるにつれて合成時間がおお むね小さくなり,信号線を追加しない場合の合成時間 がほとんどの例に関して最小であった.petrify では 論理関数の計算時に BDD を使っているために, どの ような場合に式が単純になるのかの予測が難しいが, 少なくとも提案する適切な並列度での合成が有効に働 くとはいえない.

合成時間そのものに関する比較では, nutas では,

表 2 我々の合成手法と petrify の回路合成時間に提案手法が与え る効果(単位:sec.)

		Row = 1		Row = 2	
w	limit	nutas	petrify	nutas	petrify
	7	0.25	3.61	0.55	94.47
	9	0.26	3.29	0.61	142.99
14	11	0.54	4.10	1.19	31.30
	13	3.69	2.43	6.92	38.03
	14	10.13	2.16	19.81	37.70
	7	0.25	4.23	0.62	159.32
	9	0.28	3.64	0.66	96.84
15	11	0.54	5.25	1.24	47.90
	13	3.68	3.48	7.00	40.96
	15	37.75	2.18	78.21	39.27
	9	0.29	4.82	0.73	142.41
	11	0.56	4.66	1.32	123.93
16	13	3.72	4.07	7.06	70.93
	15	37.86	3.74	78.57	49.34
	16	156.53	3.32	337.71	50.98
	9	0.32	6.20	0.80	372.79
17	11	0.58	5.90	1.41	171.89
	13	3.73	5.41	7.12	198.68
	15	38.44	5.62	77.86	185.09
	17	616.80	4.05	1.241.81	65.52

Table 2 Effect of proposed method to our synthesis method and petrify in synthesis time (sec.).

段数 Row と合成時間との間に正比例の関係があるこ とが考えられるのに対し, petrify では段数, いい換 えれば記述の規模に対する合成時間の増加速度が著し いであろうことが実験結果より予測できる.まとめる と, nutas では適切な limit を指定することによって, 性能への多少のオーバヘッドと引換えに petrify の数 十分の1の時間での合成が可能である. Row = 3 の 信号遷移グラフからの合成は petrify の合成が正常終 了しなかった.

なお,この実験においてそれぞれの仕様例から得られた論理関数は,nutasとpetrifyで等価であった.これは,この実験において両手法によって合成された回路の動作時間が等しいことを表す.

5. 結 論

本論文では,論理合成の際の時間,メモリ双方のコ ストの低減を実現するための信号遷移グラフへの信号 遷移の挿入手法を示した.また,いくつかの並列度の 高い仕様記述の合成実験を行い,提案手法が動作時間 の微細なオーバヘッドをもたらす可能性があるが,合 成時間の大幅な短縮を確実にもたらすことが確認でき た.さらに,既存の手法との比較により,提案手法が 我々が開発している論理合成手法に特に適した手法で あることを示した.

今後の展望としては,さらに実用的な並列度の高い

#### 仕様例に対する合成実験を行うことがあげられる.

### 参考文献

- Burns, S.M., and Martin, A.J.: Syntaxdirected translation of concurrent programs into self-timed circuits, Allen, J. and Leighton, F. (Eds), *Advanced Research in VLSI*, pp.35– 50. MIT Press (1988).
- 2) van Berkel, K., Kessels, J., Roncken, M., Saeijs, R. and Schalij, F.: The VLSIprogramming language Tangram and its translation into handshake circuits, *Proc. European Conference on Design Automation (EDAC)*, pp.384–389 (1991).
- 3) Kim, E., Lee, J.-G. and Lee, D.-I.: Automatic process-oriented control circuit generation for asynchronous high-level synthesis, *Proc. International Symposium on Advanced Research in Asynchronous Circuits and Systems*, pp.104– 113, IEEE Computer Society Press (Apr.2000).
- Kessels, J. and Peeters, A.: The Tangram framework: Asynchronous circuits for low power, *Proc. Asia and South Pacific Design Au*tomation Conference, pp.255–260 (Feb. 2001).
- Edwards, D. and Bardsley, A.: Balsa: An asynchronous hardware synthesis language, *The Computer Journal*, Vol.45, No.1, pp.12–18 (2002).
- 6) Bystrov, A. and Yakovlev, A.: Asynchronous circuit synthesis by direct mapping: Interfacing to environment, *Proc. International Symposium on Advanced Research in Asynchronous Circuits and Systems*, pp.127–136 (Apr. 2002).
- 7) Cortadella, J., Kishinevsky, M., Kondratyev, A., Lavagno, L. and Yakovlev, A.: Petrify: A tool for manipulating concurrent specifications and synthesis of asynchronous controllers, *IE-ICE Trans. Information and Systems*, Vol.E80-D, No.3, pp.315–325 (Mar. 1997).
- 8) Beerel, P.A., Myers, C.J. and Meng, T.H.-Y.: Covering conditions and algorithms for the synthesis of speed-independent circuits, *IEEE Trans. Computer-Aided Design*, Vol.17, No.3, pp.205–219 (Mar. 1998).
- 9) Fuhrer, R.M., Nowick, S.M., Theobald, M., Jha, N.K., Lin, B. and Plana, L.: Minimalist: An environment for the synthesis, verification and testability of burst-mode asynchronous machines, Technical Report TR CUCS-020-99, Columbia University, NY (July 1999).
- 10) Carmona, J. and Cortadella, J.: ILP models for the synthesis of asynchronous control circuits, Proc. IEEE/ACM International Conference on Computer Aided Design, pp.818–825

(2003).

- Yoneda, T., Onda, H. and Myers, C.: Synthesis of speed independent circuits based on decomposition, *Proc. International Symposium on Advanced Research in Asynchronous Circuits and Systems*, pp.135–145. IEEE Computer Society Press (Apr. 2004).
- 12) Khomenko, V., Koutny, M. and Yakovlev, A.: Logic synthesis for asynchronous circuits based on petri net unfoldings and incremental sat, *Proc. ACSD* (2004).
- 13) Yoneda, T., Matsumoto, A., Kato, M. and Myers, C.: High level synthesis of timed asynchronous circuits, *Proc. International Sympo*sium on Advanced Research in Asynchronous *Circuits and Systems*, pp.178–189. IEEE Computer Society Press (2005).
- 14) Edwards, D. and Bardsley, A. Balsa: An asynchronous hardware synthesis language, *The Computer Journal*, Vol.45, No.1, pp.12–18 (2002).

(平成 17 年 10 月 21 日受付)(平成 18 年 4 月 4 日採録)



松本 敦

昭和54年生.平成16年東京工業 大学大学院情報理工学研究科計算工 学専攻修士課程修了.現在,東京工 業大学大学院博士後期課程在学中. 非同期式回路の高位合成に関する研

究に従事.



米田 友洋(正会員)

昭和 32 年生.昭和 60 年東京工業 大学大学院理工学研究科情報工学専 攻博士課程修了.同大学助手,講師 を経て平成3年より同大学助教授. 平成2~3年カーネギーメロン大学

客員研究員.平成14年より国立情報学研究所教授.非 同期式回路設計,形式的検証に関する研究に従事.電 子情報通信学会,IEEE 各会員.