HW/SW協調によるアノマリ検知の高速化のためのFPGA部実装

• Item type: SIG Technical Reports(1)
• 公開日: 2014-06-26
• タイトル: HW/SW協調によるアノマリ検知の高速化のためのFPGA部実装
• タイトル / 言語: en
• タイトル: Implementation of FPGA Section for Anomaly Detection Acceleration by HW/SW Cooperation
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学大学院情報科学研究科
• 著者所属: 名古屋大学情報基盤センター
• 著者所属: 名古屋大学情報基盤センター
• 著者所属: 名古屋大学情報基盤センター
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science, Nagoya University
• 著者所属(英): en
• 著者所属(英): Information Technology Center, Nagoya University
• 著者所属(英): en
• 著者所属(英): Information Technology Center, Nagoya University
• 著者所属(英): en
• 著者所属(英): Information Technology Center, Nagoya University
• 著者名: 柳瀬, 駿; 嶋田, 創; 山口, 由紀子; 高倉, 弘喜
• 著者名(英): Shun, Yanase; Hajime, Shimada; Yukiko, Yamaguchi; Hiroki, Takakura
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 侵入検知システム (IDS) には正常な通信から識別器を作成し，逸脱した特徴をもつ未知の不正な通信や攻撃を目的とした通信を検知するアノマリ検知という手法が存在する．近年ではインターネットの普及やネットワーク接続機器の発展によりネットワークの流量が膨大なものになっている．特に大規模な組織のネットワーク監視を行う場合，処理量の多いアノマリ型 IDS では IDS の処理能力不足によってパケットを取りこぼしてしまう問題が危倶される．そこで本研究では，FPGAを用いて通信量の多いネットワーク上でリアルタイムにアノマリ検知処理を実現するため，HW/SW 協調型のシステムを提案する．提案システムでは学習/検知アルゴリズムにはパケットのペイロードに 1‐gram 法を適用する PAYL アルゴリズムを採用し，正常な通信の学習データとのマハラノピス距離の計算から不正通信を検出する．本研究では，PAYL アルゴリズムでは特徴抽出部がボトルネックとなっていることを確認し，特徴抽出部を FPGA で実装して，ソフトウェアのマハラノビス距離計算部と組み合わせることにより，ソフトウェアのみで実装する場合の 10.72 倍である 5.155Gbps のスループットを実現できるという見通しを得た．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Anomaly-based Intrusion Detection System (anomaly IDS) is an approach of the IDS which creates a discrimination circuit from normal traffic and detects malicious traffic by grading deviant traffic with the discrimination circuit. In recent years, because of the spread of the Internet usage and network clients, the network trafficis becoming huge amount. So we are afraid that the anomaly IDS often fails capturing network packet because of deficiency of a performance when it monitors an internal network of a large-scale organization. To solve this problem, we propose HW/SW corporation anomaly detection system using FPGA to achieve real-time anomaly detection processing on high-traffic network. We adopt PAYL algorithm as a suitable one for hardware algorithm which applies 1-gram method to network packet payload and calculate maharanobis distance between training data to detect malicious traffic. We implemented Features Extraction module which is estimated as a bottleneck of the PAYL algorithm into FPGA. The result shows that an estimated throughput of the system becomes 5.155Gbps which is 10.72 times larger value in case of SW only implementation.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11235941
• 書誌情報: 研究報告コンピュータセキュリティ（CSEC）; 巻 2014-CSEC-66, 号 11, p. 1-6, 発行日 2014-06-26
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会