ゲートレペルデュアルパイプライン型自己同期回路による Wallace Tree 乗算器の SOTB65nmCMOSによる設計

• Item type: SIG Technical Reports(1)
• 公開日: 2014-05-22
• タイトル: ゲートレペルデュアルパイプライン型自己同期回路による Wallace Tree 乗算器の SOTB65nmCMOSによる設計
• タイトル / 言語: en
• タイトル: SOTB 65nm CMOS Design of Gate-Level Dual Pipeline Self-Synchronous Wallace Tree Multiplier
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 回路・ゲートレベル
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学大学院工学系研究科電気系工学専攻
• 著者所属: 東京大学大学院工学系研究科電気系工学専攻
• 著者所属(英): en
• 著者所属(英): Department of Electrical Engineering and Information Systems, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Department of Electrical Engineering and Information Systems, The University of Tokyo
• 著者名: 田村, 雅人; 池田, 誠
• 著者名(英): Masato, Tamura; Makoto, Ikeda
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 現代の技術の進歩により、大規模集積回路におけるトランジスタのサイズはますます小さくなってきている。だがその一方で、低電圧で動かしたり、高信頼性を得たりするなど、高い性能を出すことがより難しくなってきている。この原因の一つとして、トランジスタの性能のばらつきが挙げられる。特に現在主流の同期回路ではばらつきによるタイミングマージンの問題が表面化してきている。そこで我々はこの問題を解決するために非同期回路に注目した。非同期回路にも様々な種類があるが、本研究では、ダイナミック回路を用いプリチャージにかかる時間を隠蔽して高速化するゲートレベルデュアルパイプライン型自己同期回路を用いた。今回は FDSOI65nmCMOS プロセスを利用して Wallace tree アルゴリズムによる 64bit 乗算器を作成した。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Thanks to recent advances, the size of transistor shrinks and degree of integration becomes high. But because of that advances, synchronous circuit has some problems. One of the problems is PVT variation. This problem increases timing margin and that decreases efficiency of calculation and power consumption. To solve this problem, we propose gate level dual pipeline self synchronous circuit. This circuit uses DCVSL and has precharge phase. In general, precharge phase causes loss of time but this circuit can conceal the overhead of precharge phase by using dual pipeline architecture. In this paper, we introduce Gate Level Dual Pipeline Self-Synchronous Wallace Tree Multiplier. We have designed and evaluated in FDSOI 65nm CMOS.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2014-SLDM-166, 号 8, p. 1-6, 発行日 2014-05-22
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会