LSI 論理シミュレーションにおける SIMD 並列化手法の提案

甲斐 夏季^{1,a)} 小出 洋^{2,b)}

受付日 2013年7月25日, 採録日 2013年12月25日

概要:大規模集積回路(LSI)の設計時には、ある入力を行ったときの回路の出力が設計者の意図するものであるかを確認する必要があり、その工程を論理シミュレーションと呼ぶ.LSI 論理素子の集積度は増加の一途をたどっており、それにともない論理シミュレーションに要する時間が増大し、高速なシミュレーション手法の必要性が高まっている。本研究の目的はLSI 論理シミュレーションの高速化である。手法として、ネットリストをタスクグラフに変化し、得られたタスクグラフに対して SIMD 並列化処理を静的に行い、SIMD 演算を用いて高速化することを提案する.SIMD 演算用のプロセッサとして今回は Cell Broadband Engine (Cell/B.E.)を用いた。提案手法を評価するために、元のタスクグラフと SIMD 並列化後のタスクグラフを比較して、タスク数をどれだけ減少させることが可能であるか実験を行った。また、2つのタスクグラフを Cell/B.E. 上の実行プログラムで実行し、シミュレーション実行時間を比較した。その結果、タスク数を最大で 87%減少させることができ、シミュレーション実行時間は最大で 86%短縮することができた.

キーワード:並列分散処理, SIMD 並列化, SIMD 演算, Cell/B.E., LSI 論理シミュレーション

A SIMD Parallelization for an Application for LSI Logic Simulation

Natsuki Kai^{1,a)} Hiroshi Koide^{2,b)}

Received: July 25, 2013, Accepted: December 25, 2013

Abstract: This paper proposes to SIMD parallelization and a task scheduling method in order to make LSI logic simulation run faster. LSI logic simulation is a confirming process if the output is much as the designer expects or not. The number of elements of LSI has been increasing dramatically in these days. The simulator has to spend much more time to simulate because of it, and logic simulation occupies most of whole LSI development time. These backgrounds urge us to make LSI logic simulation run faster. In our proposal method, we convert a netlist into a task graph, and then make that task graph SIMD parallelized as a preparation. Task graph we got are executed by SIMD instructions as experiments to evaluate our proposal method, tasks in a SIMD parallelized task graph are executed by Cell Broadband Engine (Cell/B.E.) with SIMD arithmetic logical units, and we measure and compare that elapsed time. In the results of experiments, 87% tasks are SIMD parallelized and the simulation time on Cell/B.E. decreases by 86%, at the most.

Keywords: parallel and distributed processing, SIMD parallelization, SIMD instruction, Cell/B.E., LSI logic simulation

1. はじめに

本研究では、大規模集積回路(Large Scale Integration, LSI)設計の論理シミュレーションにおける組合せ回路の テスト計算を SIMD(Single Instruction stream Multiple Data stream)[1] 並列化し、タスクスケジューリング手法 を用いて高速化することを提案する.

九州工業大学大学院情報科学専攻 Graduate School of Computer Science and Systems Engineering, Kyushu Institute of Technology, Iizuka, Fukuoka 820-8502, Japan

 ² 九州工業大学大学院情報科学研究院
Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology, Iizuka, Fukuoka 820-8502, Japan

^{a)} kai@klab.ai.kyutech.ac.jp

^{b)} koide@ai.kyutech.ac.jp

論理シミュレーションとは,LSIの設計段階において設 計した回路の出力検証を行う技術であり,ある入力テスト パターンに対する出力が設計者の意図するものであるか否 かの検証を行うものである.LSIの回路素子の集積度は増 加の一途をたどっており,それにともない論理シミュレー ションに要する時間は増大し,設計時間の多くを占めるよ うになっている.

従来の手法ではネットリストを参照し、入力としてテス トパターンを読み込み、信号線追跡を行いながら回路素子 の論理演算を行うことで出力を求める、という工程をテス トパターンの数だけ行っていた。そのため信号線追跡が計 算時間の多くを占めており [2], [3],また、信号線追跡は 逐次的に行う必要があるため回路の分割による並列化や SIMD 並列化が難しい。そのため従来手法の多くは、高速 化のために入力データによる並列化を行うが、素子数の増 加による1つのテストパターンあたりの計算時間が増大す るという問題に対処できない。

提案手法では、回路素子の論理演算を処理単位(タス ク)、回路素子間の信号線接続をタスク間の依存関係とした タスクグラフとして回路を表現する.このタスクグラフに SIMD 並列化を含む並列化に関する手法を適用し、計算資 源を適切に利用してタスクを実行する.タスク実行では、 一度に複数のデータに対して処理を行う SIMD 演算を用い ることで高速化できる.

この手法には以下のような利点がある.

- 事前にネットリストを静的に処理するため、実際の出力計算時に信号線を追跡しない。
- 事前処理で SIMD 並列化を行うことで同時に処理でき る演算をまとめ, SIMD 演算により高速にタスク実行 できる.
- 将来的にはタスクスケジューリング手法や、タスクグ ラフの並列化に関する既存の手法を適用できる。

今回は提案手法の評価のため、タスクグラフを単純な方 法で SIMD 並列化し、元のタスクグラフのタスク数と比較 して, 並列化によってタスク数をどれほど減らすことが可 能か試みる実験を行った.また,SIMD 並列化効率を上げ るための改良プログラム(以下,改良 SIMD 並列化)を実 装し、単純な手法の SIMD 並列化(以下、単純 SIMD 並列 化)と比較してどれだけタスク数を減少させることができ るか,またどれだけ計算時間を高速化できるか調べた.単 純 SIMD 並列化と改良 SIMD 並列化については 5 章で説 明する.そのうえで、元のタスクグラフと単純 SIMD 並列 化後のタスクグラフ,改良後の SIMD 並列化タスクグラフ を Cell Broadband Engine [4] (Cell/B.E.) 上で SIMD 演算 を行う実行プログラムで実行し、実行時間を比較した. そ の結果、単純 SIMD 並列化と改良 SIMD 並列化について並 列化効率の明確な差は見られなかったが、SIMD 並列化処 理によって最大でタスク数を80%以上削減(表2参照)す ることが可能となり, SIMD 演算によってシミュレーション時間は最大で 90%以上短縮(図 17 参照)させることが可能であると判明した.

本論文では,2章においてLSIの論理シミュレーション について説明し,3章では従来のシミュレーション手法に ついて説明する.そして,4章で提案手法についての説明 を行い,5章でSIMD並列化についての説明を行う.そし て,6章で提案手法の評価実験を行い,最後に本研究のま とめと今後の課題について述べる.

2. LSIの論理シミュレーション

LSIの設計時に,ある入力に対する出力が開発者の意図 するものか確認する技術は論理シミュレーション(テスト 計算)と呼ばれている [5]. 論理シミュレーションの概略を 図1に示す.

LSI のテスト計算は、内部状態が存在することで出力が 過去の状態に依存する順序回路と、内部状態を持たず出力 が入力のみで決定する組合せ回路とに切り分けて行われる が、本研究では組合せ回路のテスト計算を高速化する.順 序回路については、内部状態保持のためにラッチを使用す ることで仮想的に組合せ回路の組合せ(図2参照)と考え ることが可能であり、本研究の適応範囲内であると考える. 組合せ回路は論理積 (AND) や論理和 (OR),否定 (NOT)

などの論理素子から構成されるループのない回路であり,



図 2 順序回路適用概略図





図 3 提案手法 Fig. 3 Proposal method.

そのテスト計算は、テストパターンを入力したときの回路 の出力と、開発者の期待する出力とを比較することで行わ れる.このテスト計算において、回路は素子の種類や信号 線接続情報からなるリスト(ネットリスト)で表現され、 従来の手法ではこのリストを参照して信号線を追跡し、回 路の出力を計算する.

3. 従来のシミュレーション手法

3.1 計算手順

組合せ回路のテスト計算では回路を表すネットリストを 参照して出力を計算し,設計者の期待値と比較する.以下 の手順でテスト計算を行う.

- (1) 組合せ回路のネットリストを読み込む.
- (2)入力信号のテストパターンを読み込む.
- (3) 信号線追跡, 論理演算によって出力信号を求める.
- (4) 求めた出力と期待する出力とを比較する.
- (2)-(4)の手順をテストパターンの数だけ繰り返す.

3.2 高速化方法

この手法を高速化する方法として,テストパターンを分 割してそれぞれのパターンを異なる複数の計算機に割り当 て,シミュレーションを行う方法がある.この方法は提案 手法においても適用可能であり,提案手法を実装したシス テムを複数用意し,テストパターンを分割してシステムそ れぞれで並列にシミュレーションを行うことが可能である.

3.3 従来の手法の問題点

この手法の問題点として,信号線追跡に多くの時間を要 することがあげられる.この手法ではテストパターンごと に毎回信号線追跡を行っており,シミュレーション時間の 大部分を占めているため,この時間を短縮することで高速 化が可能である.

次に、並列化が不十分である点があげられる.回路規模 が大きくなると1つのテストパターンあたりの計算時間が 大きくなるため、テストパターンによる分割のみでは対処 できない.この手法では手順(3)で逐次的に計算を行っているため、より粒度の細かい並列化や SIMD 並列化、分散化が難しいことに原因がある.

この手法に加えて,事前にネットリストを処理し,論理 演算の計算順序を指定してプログラム化するコンパイラ方 式を用いる [6] ことがあるが,この場合も論理演算を逐次 的に行うため,やはり並列化が難しい.

提案手法では計算前の前処理として回路をタスクグラフ で表現して並列分散化,SIMD 並列化を行い,SIMD 演算 器を用いて複数のテストパターンを同時計算することでこ れらの問題を解決し、シミュレーションを高速化する.

4. 提案手法

4.1 計算手順

提案手法の概略図を図3に示す.提案手法では以下のような手順でテスト計算を行う.

- (1) 組合せ回路のネットリストを静的に処理し、回路を表 すタスクグラフを生成する.
- (2) タスクグラフに対し,静的 SIMD 並列化処理を施す.
- (3) スケジューリングを用いて、動的にタスクを計算機に 割り当てる。
- (4) SIMD 演算を用いてタスクの論理演算を行う.
- (5) 求めた出力と期待する出力とを比較する.

これらの手順のうち、(1)と(2)は計算前に静的に行い、 (3)と(4)で動的にタスクスケジューリングを行ってタス ク実行することで、テスト計算を高速化する.本研究では 手順(2)を実装することで、実行タスク数を減少させるこ とを目的としている.また動的タスクスケジューリングに ついては未実装のため今後の課題とする.

4.2 タスクグラフによる論理回路図の表現

タスクとは、プログラム内のループやサブルーチンなど のまとまった処理単位のことであり、入力と処理内容、出 力からなる.一般的に、プログラムのそれぞれのタスク間 には依存関係が存在し、タスクと依存関係は非循環有向グ



図 4 タスクグラフの例 Fig. 4 Example of task graph.



図 5 SIMD 並列化の例 Fig. 5 Example of SIMD parallelization.

ラフで表すことが可能であり、これをタスクグラフと呼ぶ. このグラフの情報を用いてタスクを実行する.

手順(1)では、組合せ回路を並列プログラムと見なし、 ネットリスト中の回路素子の論理演算をタスク、素子間の 信号線接続を依存関係としたタスクグラフを生成する.タ スクグラフの例を図4に示す.

タスクグラフとして回路を表現することで並列分散化が 容易となり、タスクを並列分散実行できる.また、タスク グラフに対して SIMD 並列化を含む様々な最適化を行うこ とで、タスク実行を高速化できる.

4.3 SIMD 並列化

LSI は論理演算を行う多数の素子から構成され、中には 同じ論理演算を行うものも多く含まれる.SIMD 並列化と は、複数のデータを同時に処理する SIMD 命令を活用する ための最適化作業であり、同時に実行可能なタスクをまと めることで、SIMD 命令により一度に処理する.SIMD 並 列化の例を図 5 に示す.

タスクグラフとして表現した回路において,同じ論理演 算を行うタスク間に依存関係がなければ,まとめて1つの タスクとすることでタスク割当てに要する時間を削減で き,SIMD 命令を用いて論理演算を行うことで高速にタス クを実行できる.SIMD 並列化については5章で詳しく説 明する.

4.4 SIMD 演算を用いたタスク実行

本手法では、割り当てられたタスクを実行する際、SIMD 命令を用いて論理演算を行うことで多くのデータを一度 に処理し,実行を高速化する.また,SIMD 演算の得意な プロセッサでタスクを実行することで高速にSIMD 演算 を行う.SIMD 演算が得意なプロセッサは,画像処理を行 う Graphics Processing Units (GPU) を汎用計算に利用 する GPGPU (General-Purpose computing on GPU) や, Cell/B.E. のようなヘテロジニアスマルチコアプロセッサ があげられる.後述する評価実験では Cell/B.E.を用いて タスクを実行する実験を行った.

5. SIMD 並列化

5.1 SIMD 並列化の要件

SIMD 並列化を行うにあたって3つの条件がある.1つ 目は,並列化を施すタスクがすべて同一の論理演算子を持 つことである.SIMD 演算は複数データを単一命令で実行 可能であるが,異なる演算は不可能といった制限がある. そのため OR タスクと OR タスク, AND タスクと AND タスクのように同一の論理演算子を持ったタスクどうしは SIMD 並列化可能であるが, OR タスクと AND タスクの ように異なる論理演算子を持つタスクは SIMD 並列化不可 能とする.

2つ目の条件は SIMD 並列化を施すタスク間に依存関係 がないことである.あるタスクを実行する前に実行してお かなければならないタスクを先行タスクと呼んでいる.並 列化を試みる 2つのタスクにおいて,片方のタスクの先行 タスクがもう一方のタスクである場合,もしくは先行タス クを通してもう一方のタスクに到達可能である場合,我々 はこの 2 つのタスクは互いに依存関係を持つタスクとし, SIMD 並列化不可能とする.

3つ目の条件として,1つのタスクにおける最大 SIMD 並列数を16とする.SIMD 並列数の制限は今回実験で使 用する Cell/B.E.のアーキテクチャの制限 [7] となってい る.よって,SIMD 並列化が可能な場合においても,すで にどちらか一方のタスクが16 並列していた場合,そのタ スクは SIMD 並列化不可能とする.

5.2 手順

SIMD 並列化は3つのステップから構成されている.

- (1) 各タスクに実行順序番号を割り振る. 図 6 に示され ている右端の数字が実行順序番号であり,丸の中の数 字は各タスクの番号,文字列はそれぞれの論理演算子 とする.
- (2) 同一実行順序内で同一の論理演算子を持つタスクを SIMD 並列化する. 図 7 の太枠で囲まれた部分が SIMD 並列化されたタスクである(単純 SIMD 並 列化).
- (3) まだ最大 SIMD 並列数(今回の実験では 16) まで並列 化されていないタスクは,実行順序番号をずらしてさ らに SIMD 並列化していく(改良 SIMD 並列化).



手順(1)では、初期値を持つ入力タスク(図6中の小 丸)が存在する状態で、先行タスクがすべて値を持ってい る状態となっているタスクを実行可能なタスクとして実行 順序番号1を割り振る。そして実行順序番号1が終了した 状態で、次に実行可能なタスクに実行順序番号2を割り振 る、といったサイクルを最後まで続けることで全タスクに それぞれの実行順序番号を持たせる。図6の場合、タスク 番号1、2、3のタスクは先行タスクがすべて入力タスクで あるため実行順序番号1を割り振られている。しかしタス ク番号6のORタスクは先行タスクに、入力タスクとタス ク番号3のタスクを持つため、タスク番号3のタスクが実 行されてからでないと実行可能とならない。そのためタス ク番号6は実行順序番号2が割り振られている。初期状態 であるこのときのクリティカルパスは3で、タスク数は入 力タスクを除いて7である。



Fig. 8 Step (3).

手順(2)では、同一実行順序で SIMD 並列化の要件を満 たしたタスクを SIMD 並列化していく. 図7 でタスク番 号1とタスク番号2のORタスクがSIMD並列化の要件 を満たしているため並列化されているが、そのほかのタス クは要件を満たしていないためそのままとなっている. タ スク番号4とタスク番号7のANDタスクや、タスク番号 1, 2, 6 の OR タスクは SIMD 並列化可能ではあるが, ま だこの段階では SIMD 並列化を行わない. その理由は、む やみに実行順序番号の違うタスクと SIMD 並列化をするこ とによってクリティカルパスが冗長となってしまう可能性 があるからである.手順(2)が終了すると、クリティカル パスを本来のタスクグラフのものと変えることなく実行タ スク数のみを減少させることが可能となっている. ここま での処理を "単純 SIMD 並列化 (simple SIMD)" と呼ぶこ とにする. この時点でのクリティカルパスは手順(1)と変 わらず3で、タスク数は1つ減少して6である.

手順(3)では、手順(2)から実行順序番号をずらしてさ らに SIMD 並列化していく.これにより前述したとおりク リティカルパスが長くなってしまう可能性があるが、実行 タスク数を減らすことが可能である.図8では、タスク番 号1、2の実行順序を1から2に遅らせることでタスク番号 6の OR タスクと SIMD 並列化が可能となっている.その 結果、タスク番号4、5のタスクは実行順序が遅れ、タスク 番号5を先行タスクとして持つタスク番号7の AND タス クの実行順序が3から4となっている.そこからさらにタ スク番号4の AND タスクの実行順序を3から4に遅らせ ることでタスク番号7の AND タスクと SIMD 並列化され ている.手順(3)まで実装することでクリティカルパスが 3から4に増加しているが、実行タスク数を7から4まで 減少させることが可能となっている.ここまで処理するこ とを"改良 SIMD 並列化(improved SIMD)"と呼ぶことに

する.この場合、どれだけ実行順序を遅らせることを許可 するかが非常に重要な要素となってくる. なぜならば仮に 実行順序を無限に遅らせることを許可すれば、確かにより 多くのタスクを SIMD 並列化可能であると考えられる.し かしそれでは最悪の場合、クリティカルパスがタスクの数 と等しくなってしまい、タスク実行の際に大きな障害とな る. このことから実行順序遅延許可範囲については熟考が 必要であるが、すべてのタスクグラフに対して明確な答え となるものを導き出すことが大変困難であるため、今回の 実験は試験的に実行順序遅延許可範囲を"2"以内、つまり 実行順序番号の差が2より大きい場合, SIMD 並列化不可 能と見なす、という条件で行った.この許可範囲について は 6.6 節で詳しく述べる.次に,手順(3)における実行順 序遅延タスク決定アルゴリズムについて説明する.実行順 序番号の若い順にタスクを探していき,まだ最大 SIMD 並 列数(今回は16)まで並列化されていないタスク(以下タ スクAとする)を見つけたら、タスクAの実行順序を1つ だけ遅延させ,遅延後の実行順序番号でタスク A が他のタ スクと SIMD 並列化可能かどうかをチェックする. SIMD 並列化可能だった場合 SIMD 並列化を行い, SIMD 並列化 不可能だった場合タスクAの実行順序は元に戻し,また別 のタスクをチェックしていく. 同一実行順序内でタスク A を見つけ出す方法について,現在は SIMD 並列化について 可能かどうか確かめるために演算子ごとに順番にチェック を行うという簡潔なアルゴリズムを用いている. チェック を行う順番は, OR, AND, NOR, NAND, NOT の順と なっている.

6. 評価実験

今回,本研究の提案手法を評価するために3つの実験を 行った.また,追加実験として先行研究との実行時間比較 およびインテルプロセッサを用いた実行時間比較を行った. 今回の実験に用いたネットリストはISCAS89[8],[9],[10] で紹介されており,シミュレーション回路としての妥当性 は十分保証されている.

6.1 SIMD 並列化実験

まず最初に SIMD 並列化実験である. この実験ではネットリストをタスクグラフ化し,得られたタスクグラフに対して SIMD 並列化処理を施し,SIMD 並列化実行前のタスク数と実行後のタスク数を比較してどれだけ減少させることが可能か調べた. 表1 に実験に用いた各タスクグラフのタスク数,クリティカルパス長および入力数を示す.

次に表 2 に,表 1 のタスクグラフを用いて SIMD 並列 化実験を行った結果を示す.表中の "simple SIMD" およ び "improved SIMD" については 5 章で述べたため説明を 省略する.

表2によると,s208の元々のタスク数は134であり,

表	1	実験に	用い	たタ	スク	グラ	フの詳細	
---	---	-----	----	----	----	----	------	--

Table 1 Information about task graphs.

	タスク数	クリティカルパス長	入力数
s208	134	16	19
s1196	685	28	32
s1494	874	21	14
s5378	3650	30	214
s9234	6441	62	247

表 2 SIMD 並列化実験によるタスク数の変化 Table 2 Difference of tasks with SIMD parallelization.

	SIMD	simple SIMD	improved SIMD		
	並列化前の	後のタスク数	後のタスク数		
	タスク数	(タスク減少率 [%])	(タスク減少率 [%])		
s208	134	78(41)	60(55)		
s1196	685	178(74)	152 (86)		
s1494	874	122 (86)	114 (87)		
s5378	3650	679(81)	667(81)		
s9234	6441	994 (84)	952 (85)		



図 9 SIMD 並列化実験によるクリティカルパス長の変化

Fig. 9 Difference of length of critical path with SIMD parallelization.

単純 SIMD 並列化を施したところタスク数が 78 まで減少 し,並列化前のタスク数(134)と比較するとその減少率 は 41%となる. 図 9 に SIMD 並列化実験によるクリティ カルパスの変化を示す.

図9より,どのタスクグラフも改良SIMD並列化を施 すことによってクリティカルパスが長くなっていることが 分かる.一方で表2より,どのタスクグラフも80%前後 のタスクを減少させていることが分かる.s208のみが単純 SIMD並列化,改良SIMD並列化を施しても50%程度のタ スク減少率にとどまっている理由は,元のタスクグラフサ イズが他と比較して小さいことがあげられる.表2より, s208はクリティカルパスが16に対してタスク数が134し かない.これは同一実行順序内におけるタスク数が平均し て8程度しかないことを示している.一方で80%前後のタ スク減少率を示したs1196,s1494,s5378,s9234に関して

		最大 SIMD 並列化 タスク数	SIMD 並列数 9 以上のタスク数	その他の タスク数	SIMD 並列化不可 タスク数割合 [%]
s208	simple SIMD	1	0	48	2.040
	improved SIMD	1	0	30	3.225
s1196	simple SIMD	11	15	88	22.807
	improved SIMD	13	19	55	36.782
s1494	simple SIMD	34	12	12	53.488
	improved SIMD	34	15	26	65.333
s5378	simple SIMD	164	34	39	83.544
	improved SIMD	167	33	26	88.496
s9234	simple SIMD	299	61	137	72.435
	improved SIMD	302	67	89	80.568

表 3 各タスクグラフにおける SIMD 並列数の詳細 Table 3 Detailed information about each SIMD parallelized task graph.

は,同一実行順序内に平均して 20 以上のタスクが存在し ている.これらのことから,サイズの小さいタスクグラフ は SIMD 並列化,特に単純 SIMD 並列化には不向きである と考えられる.

s1494, s5378, s9234 について、単純 SIMD 並列化と改良 SIMD 並列化の間に明確な差が見られないが、この理由は 大きく分けて2つあると考えられる.1つ目は単純 SIMD 並列化を施したことによりタスク間の依存関係が増加して しまったことである.タスク数が比較的多いタスクグラフ においては、同一実行順序内に多くの SIMD 並列化可能 タスクが存在する. それらを可能な限り SIMD 並列化す ることにより1つのタスクがより多くの依存関係を持って しまう.それにより実行順序を遅らせ、さらなる SIMD 並 列化を試みても、どのタスクとも依存関係を持ってしまい SIMD 並列化できない状況にあると考えられる.2つ目の 理由は、SIMD 並列化要件の3番目である最大 SIMD 並列 数である.今回の実験で用いた Cell/B.E.の仕様上,最大 SIMD 並列数を "16" としてある. つまり, 単純 SIMD 並 列化を施すことにより多くのタスクが最大 SIMD 並列数に 達していたということである.表3に各タスクグラフにお ける最大 SIMD 並列数に達したタスク数, SIMD 並列数が 9以上のタスク数および平均 SIMD 並列数を示す. SIMD 並列数が9以上のタスクというのは、そのタスクどうしで は SIMD 並列化が不可能なタスクの数を示し、最大 SIMD 並列数に達しているタスクは除外されている. SIMD 並列 化不可タスク数割合は、そのタスクどうしでは SIMD 並列 化を行うことができないタスクの割合を示す.表3より、 s1494, s5378, s9234の SIMD 並列化不可タスク数割合は s208, s1196と比較して倍以上高くなっている. s5378を見 てみると,80%以上のタスクが SIMD 並列化不可な状態に なるまで SIMD 並列化が施されているということである. これらのことが原因で s1494, s5378, s9234 において、単 純 SIMD 並列化と改良 SIMD 並列化の間に明確な差が生 まれなかったと考える.



 $Fig. \ 10 \quad {\rm Compare \ the \ elapsed \ time.}$

6.2 実行時間比較

2番目の実験として 6.1 節で得られたタスクグラフを用 いて Cell/B.E. 上でシミュレーションを行い,実行時間を 計測した. Cell/B.E. は 2種類のプロセッサを持っている. 1 つは PowerPC Processor Element (PPE),もう 1 つは Synergistic Processor Element (SPE) である. SPE は全 部で 8 基あり (実際は 1 基が冗長性確保用,1 基が OS 占 有のためユーザが使用できるのは 6 基),SIMD 演算に特 化された演算用コアである.PPE は汎用コアで,SPE の 管理を行っている.今回の実験では SIMD 並列化効率を 測るために SPE は 1 基のみを使用するものとする.また, シミュレーションは 1 テストパターンのみの実行とする. 図 10 に実行時間の比較を示す.

図 10 では、左の before SIMD グラフが元のタスクグラ フを用いて計測された実行時間であり、真ん中の simple SIMD グラフが単純 SIMD 並列化後のタスクグラフを用い て計測された実行時間であり、右の improved SIMD グラ フが改良 SIMD 並列化後のタスクグラフを用いて計測され た実行時間である.図 10 より、どのタスクグラフにおい ても単純 SIMD 並列化グラフと改良 SIMD 並列化グラフ



Fig. 11 Analysis of the elapsed time with original task graph.

に明確な違いは見られない.この理由は表 2 から,タス ク減少率に大きな違いが見られなかったことであると考え られる.しかしながら,元のタスクグラフの実行グラフと SIMD 並列化後の実行グラフにおいても表 2 のタスク減少 率ほどの違いが見られない.本来ならば実行タスク数が減 少した分だけ実行時間も短縮されると考えられたが,実行 時間のみを計測した結果,期待されるような結果は得られ なかった.そこで我々は原因を究明するためにさらなる実 験を行った.

6.3 実行時間の内訳

3つ目の実験として実行時間の内訳を詳細にわたって計 測した.実行プロセスは大きく分けて以下の4つである. (1)入力データ(タスクグラフ)読み込み

(2) SPE 起動

- (3) シミュレーション
- (4) SPE 終了

このうち,実際の計算部分となるのは (2)-(4) までであ るため,(2)-(4) までを計算部分 (Calc part),(1) をそ の他の部分 (other part) とする.さらに計算部分 (Calc part)の(2) および(4)を SPE 起動・停止時間,(3)を シミュレーション時間とする.元のタスクグラフの実行時 間内訳を図 11 に示す.

図 11 において、グラフ下の Calc part が実行プロセス (2)-(4)の計算時間、グラフ上の other part が(1)の実行 時間である.次に図 11 中の Calc part の時間内訳を図 12 に示す.

図 12 において、グラフ下のシミュレーション時間が実 行プロセス(3)の実行時間、グラフ上の SPE 起動・停止時 間が(2)と(4)の時間である.同様に単純 SIMD 並列化 後のタスクグラフについてそれぞれ示す.改良 SIMD 並列 化後のタスクグラフは表 2 および図 10 より、単純 SIMD 並列化後の実行結果と明確な差異が見られないため省略す る.図 13 に単純 SIMD 並列化後のタスクグラフの実行時



図 12 元のタスクグラフの Calc part 内訳

Fig. 12 Analysis of Calc part with original task graph.





間の内訳を示す.

図 13 より,図 11 と比較して Calc part が占める割合 が減少していることが分かる.これは手順(1)のデータ読 み込みが実行時間に大きな影響を受けないことと,実行タ スク数が減少したことによる手順(3)のシミュレーション 時間が減少したことが原因であると考えられる.データ読 み込み部分の実行時間については入力ファイルの形を変更 することでさらなる高速化の余地が残されているが,実際 の論理シミュレーションでは全テストパターンを行う必要 があり,SIMD 並列化・SIMD 演算によって十分にオーバ ラップ可能な部分であると考えられるため今回は改良の余 地を残したままとした.次に,図 14 に単純 SIMD 並列化 後のタスクグラフの実行時間計算部分の内訳を示す.

図 14 より,予想どおりシミュレーション時間の割合が 図 12 と比較して減少している.相対的に SPE 起動・終了 時間の占める割合が増えているが,SIMD 演算に必要不可 欠な処理のため省略は不可能である.またデータ読み込み 時間と同様に,全テストパターンのシミュレーションで十 分オーバラップ可能な時間であると考えられる.





Fig. 14 Analysis of Calc part with simple SIMD parallelized task graph.







6.4 先行研究との実行時間比較

追加実験として3章で紹介した先行研究のシミュレー ション時間を計測し、本研究の実行時間と比較した.比較 する本研究の実行時間は、6.1節で得られた単純SIMD並 列化後のタスクグラフを読み込み、Cell/B.E.上で1テス トパターンの実行を行ったうちの Calc part (6.2節参照) の時間とする.先行研究の実行時間も同様に1テストパ ターンの実行を行い、シミュレーションプログラムのうち、 ネットリスト構造の読み込みおよびシミュレーションに要 した時間とする.なお、先行研究の実行は平等性を期する ために Cell/B.E.上で行った.それぞれの実行時間を比較 した結果を図 15 に示す.

図 15 より,s208 に関しては先行研究の方が高速である ことが,その他のネットリストに関しては本研究の提案手 法のほうが高速であることが分かる.特にネットリストサ イズが大幅に上がる s5378 および s9234 に関しては 3 倍近 く高速化が可能となっている.本提案手法においてネット リストサイズが比較的小さい s208 では,SPE 制御・通信の オーバヘッドが全体時間の 3 割を占めている.これが原因



Fig. 16 The elapsed time with Intel processor.

となって先行研究の実行時間と比較して遅くなってしまっ たと考えられる.s1196 程度のネットリストサイズを超え るネットリストならば本提案手法の方が高速であることが 分かった.

6.5 インテルプロセッサを用いた実行時間比較

インテルプロセッサを用いて 6.1 節で得られたタスクグ ラフを読み込み、実行時間を計測した.実行環境は Macbook Air, Intel Core i7 1.8 GHz, メモリ 4 GB DDR3 モデ ルである. 単純 SIMD 並列化後タスクグラフ (図中 simple SIMD グラフ)および改良 SIMD 並列化後タスクグラフ (図中 improved SIMD グラフ)をインテルプロセッサを用 いて実行した結果を図 16 に示す.図 16 における縦軸は 時間を表すが、単位は µ 秒である. 実行には SSE などの SIMD 演算を用いず, SIMD 並列化されたタスクはループ 実行を行うようにした.また、テストパターンは同様に1 テストパターンの実行のみとした.図10と図16を比較す ると単位を見て分かるが、インテルプロセッサを用いた実 行がはるかに速かった.これは、1 テストパターンのみの 実行では SPE 制御・通信のオーバヘッドが生じてしまい, SIMD 演算でオーバラップすることができていないことが 原因の1つであると考えられる.他にもプロセッサの性能 の差が出てしまったことなども原因としてあげられる.し かしこの実験結果から、Cell/B.E. 以外のプロセッサを用 いての実行に対する期待が高まった. インテルプロセッサ を用いれば SSE を使用することも可能であり、さらなる高 速化が見込めると考えられる.

6.6 実験考察

ここでは3つの事柄について述べる.まず1つ目に単 純 SIMD 並列化と改良 SIMD 並列化についてである.改 良 SIMD 並列化は、単純 SIMD 並列化後にある一定の実行 順序遅延許可範囲を定め、その範囲内でさらなる SIMD 並 列化を試みる手法である.今回の実験では実行順序遅延許



図 17 元のタスクグラフと単純 SIMD 並列化後タスクグラフにお
ける Calc part 実行時間の比較

Fig. 17 Compare the elapsed time of Calc part with original and simple SIMD parallelized task graph.

可範囲を2として行っているが、表2および図10より、 単純 SIMD 並列化と改良 SIMD 並列化の間に明確な差が 見られないという結果である. この理由は 6.1 節で述べた が, 最大 SIMD 並列数を 16 と定めていることがあげられ る. またその理由により, 仮に実行順序遅延許可範囲を2 より増やしていったとしても表2の改良 SIMD 並列化タ スク減少率と比較して明らかに良い結果が得られるとは考 えにくい. これらのことから我々は経験的に実行順序遅延 許可範囲を2と定めた.しかし、単純 SIMD 並列化と比較 して改良 SIMD 並列化がまったく改善されていないわけで はない. 単純 SIMD 並列化では元のタスクグラフのタス ク数が比較的多い場合において高いタスク減少率を示した が、タスク数が少ない場合は同一実行順序内のタスク数が 相対的に少なくなるため、タスク減少率も低くなってしま うという問題点が存在した.一方で改良 SIMD 並列化では タスク数が少ない場合において、単純 SIMD 並列化と比較 して、高いタスク減少率を示した.この理由は単純 SIMD 並列化を終えた時点では、先に述べた最大 SIMD 並列数ま で達していないタスクが多数存在したからであると考えら れる.そのため改良 SIMD 並列化は単純 SIMD 並列化が 苦手とする、タスク数が少ないケースに対して有効な手法 である.

2つ目に 6.2 節で述べた,タスク減少率と比較して実行 時間の減少率が低いことについて述べる.表 2より単純 SIMD 並列化による s9234 のタスク減少率は 84%となって いるが図 10より s9234 の実行時間減少は 60%にとどまっ ている.s1494 については、単純 SIMD 並列化によりタス ク減少率が 86%となっているのに対し、実行時間は 30%程 度しか減少していない.6.3 節の図 11 および図 13より、 図 10 の実行時間の大部分は実行プロセス(1)のデータ読 み込みが占めていたことが判明した.純粋なシミュレー ション部分である実行プロセス(2)-(4)にあたる計算部 分(Calc part)の実行時間を比較したグラフを図 17に示 す.図 17より、計算部分実行時間を比較するとほとんど のタスクグラフにおいてタスク減少率と同等の実行時間短

表 4 SIMD 並列化処理時間 Table 4 The elapsed time with SIMD parallelization.

	単純 SIMD 並列化	改良 SIMD 並列化
	[sec]	[sec]
s208	0.213	3.485
s1196	4.597	198.866
s1494	6.941	254.112
s5378	104.668	$16,\!814.423$
s9234	343.252	153824.706

縮が見られ,期待するような結果となった.s208のみ期待 するような実行時間短縮が見られなかった理由は,図12 および図14より,実行タスク数が少なすぎるためSPE起 動・終了時間のオーバヘッドを隠蔽することができなかっ たことがあげられる.

3つ目に 6.1 節の SIMD 並列化処理時間を示し、実行時 間と照らし合わせながら本提案手法の有用性について述 べる. SIMD 並列化処理に要した時間およびその入力数を 表4に示す.同一実行順序内の演算子をチェックするだ けの単純 SIMD 並列化と違い、依存関係を調べる必要のあ る改良 SIMD 並列化のほうが処理時間が長くなっているこ とが分かる.タスクグラフの構造に応じて処理時間が異な るため、2つの処理時間に相関関係などは見られなかった. 今回の実験で用いたネットリストの中で最も SIMD 並列化 処理が長くなったものは s9234 であり, 改良 SIMD 並列化 では15万秒以上の時間がかかっていることが分かる.反 対に単純 SIMD 並列化では 343 秒程度の処理時間となっ ている.図 17 より、s9234 においては SIMD 並列化前の タスクグラフ実行時間と比べて、単純 SIMD 並列化後の タスクグラフ実行時間が80%以上短縮(短縮時間はおよそ 0.2秒)されている.ここで注目すべき点は、今回の実験 で行った実行は1テストパターンのみの実行で0.2秒の時 間を短縮可能である、という点である.表1より、s9234 は非常に多くの入力ゲートを持っており、このことからテ ストパターンの数が膨大なものとなることは容易に予想が つく. SIMD 並列化処理によって発生する計算時間の短縮 は、テストパターン数×短縮時間(秒)となり、SIMD 並 列化処理によって生じるオーバヘッド時間をオーバラップ するには十分であると考えられる.

7. まとめ

本研究では,LSI 論理シミュレーションの高速化を目的 とした SIMD 並列化手法の提案を行った.提案手法では ネットリストをタスクグラフと見なすことで,回路素子を 単位とした並列分散化や複数のデータを高速に計算するた めの SIMD 並列化が可能になり,従来の手法で問題となっ ていた信号線追跡の時間を削減することが可能となった.

提案手法である SIMD 並列化を単純 SIMD 並列化,改良 SIMD 並列化と並列化レベルを分けることで様々なサイズ のネットリストに対応可能となった.実験結果から,単純 SIMD 並列化はある一定以上のサイズを持つネットリスト に対して効果を発揮し、単純 SIMD 並列化が不得意とする, 比較的小さいサイズのネットリストに対しては改良 SIMD 並列化が効果を発揮することが判明した.ある一定以上の サイズを持つネットリストに対して SIMD 並列化を施すこ とで,実行タスク数を 87%減少させることが可能であり, 実際のシミュレーション時間についてもタスク減少率と同 等である 86%の短縮が可能であると判明した.これらのこ とから SIMD 並列化および SIMD 演算は LSI 論理シミュ レーションに対して十分な効果を発揮するといえる.

提案手法では SIMD 並列化によって得られたタスクグラ フを,将来的にはタスクスケジューラを用いて実行するこ とでさらなる高速化が期待される.タスクスケジューラと の連携は未実装であるため早急に連携可能な状態にしたい と考えている.また,改良 SIMD 並列化における実行遅延 許可範囲についてもさらなる議論が必要である.今回実験 で使用したプロセッサは Cell/B.E.であるが,別の SIMD 演算可能な手法 (GPGPU [11], SSE [12] など) についても 実装し, Cell/B.E.による実行時間と比較したいと考えて いる.

謝辞 本研究の一部は科研費(基盤研究(C)課題番 号:24500043)の助成を受けている.

参考文献

- Flynn, M.J.: Some Computer Organizations and Their Effectiveness, *IEEE Trans. Comput.*, Vol.C-21, No.9, pp.948–969 (1972).
- [2] 西ノ原亮司,松浪拓海,小出 洋:大規模集積回路の論理 シミュレーションの SIMD 並列化手法の提案, IPSJ 第 52
 回 Programming Symposium 予稿集, pp.153–160 (2011).
- [3] Kai, N., Nishinohara, R. and Koide, H.: A SIMD Parallelization Method for an Application for LSI Logic Simulation, 2012 41st International Conference on Parallel Processing Workshops, pp.375–381, ICPPW (2012).
- S.C.E. Inc.: Cell Broadband Engine, Sony Computer Entertainment Inc. (online), available from (http://cell. scei.co.jp/) (accessed 2013-07-22).
- [5] Hirakawa, K., Shiraki, N. and Muraoka, M.: Logic simulation for LSI, *Design Automation Conference*, pp.755– 761 (online), DOI: 10.1109/DAC.1982.1585580 (1982).
- [6] Taniguchi, K., Fujii, H., Kajihara, S. and Wen, X.: Hybrid fault simulation with compiled and event-driven methods, Proc. IEEE International Conference on Design & Test of Integrated Systems in Nanoscale Technology, pp.240–243 (2006).
- S.C.E. Inc.: PLAYSTATION3 Linux Information Site, Sony Computer Entertainment (online), available from (http://cell.fixstars.com/ps3linux/) (accessed 2013-07-22).
- [8] Venkataramani, P. and Agrawal, V.D.: ATE Test Time Reduction Using Asynchronous Clocking, 2013 IEEE International Test Conference (ITC), pp.1–10, IEEE (2013).
- [9] Sauer, M., Kim, Y.M., Seomun, J., Kim, H.-O., Do, K.-T., Choi, J.Y., Kim, K.S., Mitra, S. and Becker, B.:

Early-life-failure detection using SAT-based ATPG, 2013 IEEE International Test Conference (ITC), pp.1–10, IEEE (2013).

- [10] Ye, J., Huang, Y., Hu, Y., Cheng, W.-T., Guo, R., Lai, L., Tai, T.-P., Li, X., Changchien, W., Lee, D.-M., et al.: Diagnosis and Layout Aware (DLA) scan chain stitching, 2013 IEEE International Test Conference (ITC), pp.1–10, IEEE (2013).
- [11] Sen, A., Aksanli, B., Bozkurt, M. and Mert, M.: Parallel Cycle Based Logic Simulation Using Graphics Processing Units, *International Symposium on Parallel* and Distributed Computing, pp.71–78 (online), DOI: 10.1109/ISPDC.2010.26 (2010).
- [12] Juan, C. and Canqun, Y.: Optimizing SIMD Parallel Computation with NonConsecutive Array Access in Inline SSE Assembly Language, *International Conference* on Intelligent Computation Technology and Automation, (online), DOI: 10.1109/ICICTA.2012.70 (2012).



甲斐 夏季

1989年生.2012年九州工業大学情報 工学部知能情報工学科卒業.2014年 同大学大学院情報科学専攻修士課程修 了予定.



小出 洋 (正会員)

九州工業大学大学院情報工学研究院准 教授.1997年電気通信大学大学院電 気通信学研究科博士後期課程修了.日 本原子力研究所計算科学推進センター 研究員,九州工業大学大学院工学研究 科講師を経て,2003年より現職.博

士(工学).並列分散処理,脅威トレースに関する研究に 従事.