共有変数に対する複合操作を排他実行する ハードウェアトランザクショナルメモリの改良

橋本 高志良¹ 井出 源基¹ 山田 遼平¹ 堀場 匠一朗¹ 津邑 公暁^{1,a)}

概要:マルチコア環境では、一般的にロックを用いて共有変数へのアクセスを調停する.しかし、ロックに は並列性の低下やデッドロックの発生などの問題があるため、これに代わる並行性制御機構としてトラン ザクショナルメモリが提案されている.この機構のハードウェア実装であるハードウェアトランザクショ ナルメモリ(HTM)では、アクセス競合が発生しない限りトランザクションが投機的に実行される.しか し、共有変数に対する複合操作が行われるようなトランザクションが並行実行された場合、その際に発生す るストールが完全に無駄となる場合がある.本稿では、このような同一の共有変数に対する Read→Write の順序でのアクセスを検出し、それに関与するトランザクションを排他実行することで、HTM の全体性 能を向上させる手法を提案する.シミュレーションによる評価の結果、提案手法により 16 スレッド実行時 において最大 72.2%、平均 17.5%の性能向上を達成した.

1. はじめに

マルチコア環境において一般的となっている,共有メモ リ型並列プログラミングでは,共有リソースへのアクセス を調停する機構として,ロックが用いられてきた.しかし ロックを用いた場合,ロック操作のオーバヘッドにともな う並列性の低下や,デッドロックの発生などの問題が起こ りうる.さらに,プログラムごとに適切なロック粒度を設 定するのは困難であるため,この機構はプログラマにとっ て必ずしも利用し易いものではない.そこで,ロックを用 いない並行性制御機構としてトランザクショナルメモリ (Transactional Memory: TM) [1] が提案されている.

TMでは、従来ロックで保護されていたクリティカルセ クションをトランザクションとして定義し、共有リソー スへのアクセスにおいて競合が発生しない限り、投機的 に実行を進めるため、ロックを用いる場合よりも並列性 が向上する.なお、トランザクションの実行中において は、その実行が投機的であるがゆえ、共有リソースに対 する更新の際には更新前の値を保持しておく必要がある (Version Management; バージョン管理).また、トラ ンザクションを実行するスレッド間において、共有リソー スに対する競合が発生していないかを常に検査する必要 がある (Conflict Detection; 競合検出).TM のハード

 1 名古屋工業大学 Nagoya Institute of Technology, Nagoya, Aichi, 466-8555, Japan

a) tsumura@computer.org

ウェア実装であるハードウェアトランザクショナルメモリ (Hardware Transactional Memory: HTM) では、こ のバージョン管理および競合検出のための機構をハード ウェアで実現することで、これらの処理を高速化している.

さて、上述のとおり HTM では競合が発生しない限りト ランザクションが投機的に実行される.しかし、共有変数 に対する複合操作が行われるようなトランザクションが並 行実行された場合、その際に発生するストールが完全に無 駄となる場合がある.そこで本稿では、このような同一の 共有変数に対する Read→Write の順序でのアクセスを検 出し、それに関与するトランザクションを排他実行するこ とで、HTM の全体性能を向上させる手法を提案する.

2. 関連研究

アボートしたトランザクションを途中から再実行するこ とで、その再実行コストを抑える部分ロールバック [2], [3] の研究や、バージョン管理や競合検出の方式を動的に変更 する研究 [4], [5] など数多くの HTM に関する研究が行われ てきた、特にスレッドスケジューリングに関しては、これ まで主に 2 つの方向から改良手法が提案されてきた。

競合の発生を抑制するという観点から行われた研究と して、次の3つの手法が挙げられる.まず、Yooら[6]は HTM に Adaptive Transaction Scheduling (ATS)と呼ば れるシステムを実装し、競合の頻発によって並列性が著し く低下するアプリケーションの実行を高速化する手法を提 案している.一方で、Geoffreyら[7]は複数のトランザク IPSJ SIG Technical Report

ション内でアクセスされるアドレスの局所性を similarity と定義し、これが一定の閾値を超えた場合に、当該トラ ンザクションを逐次実行する手法を提案している.また、 Akpinar ら [8] は HTM の性能を低下させるような競合パ ターンに対する、様々な競合解決手法を提案している.ま た消費電力を抑制するという観点から、Gaona ら [9] は複 数のトランザクション間で競合が発生した場合に、その競 合に関与したトランザクションに実行優先度を設定し、そ れらを逐次実行する手法を提案している.

以上に述べた手法は、いずれもアボートや競合の発生回 数などの情報のみに基づいてスレッドの振る舞いを決定し ており、それらのスレッドが共有変数にアクセスする順序 を考慮していない.そのため、HTMの性能を低下させうる 競合パターンの根本的な解決には至っておらず、目立った 性能向上を得ることはできていない.一方、本稿では共有 変数に対するアクセス順序に着目し、上述したスケジュー リング手法では解決できていなかった競合パターンの効率 的な解決を図る.

3. 共有変数に対する複合操作の排他実行

本章では,既存の HTM における問題点と,それを解決 する提案手法について述べる.

3.1 共有変数に対する複合操作に起因する問題

一般に、共有変数への Read アクセスは、その後に Write アクセスをともなう場合が多く見られる.具体的には、複 合演算子および複合代入式を用いる複合操作を実現する 場合などがこれにあたる.この複合操作を含むトランザク ションが複数のスレッドによって並行実行されると、それ らのスレッドの Read アクセスが許可されたとしても、そ の後に実行される Write アクセスにより結局競合が発生 し、これが HTM の性能低下を引き起こす可能性がある.

図1は、上述した共有変数に対する複合操作を含むトラ ンザクション (Tx.X) を, 2つのスレッド Thread1 およ び Thread2 が並行実行する様子を示している.まず、双 方のスレッドが load A を実行した後, Thread2 が store A を実行しようとした際に, 競合が検出される. ここで LogTM[10] に代表される, Eager Conflict Detection 方 式を採用する HTM では一般に, 競合を発生させた Thread2 が NACK の受信にともない, 自身の実行する Tx.X をス トールする (時刻 t1). その後, *Thread1* が store A を実 行しようとする際(t2). Thread2 は既に当該アドレスに アクセス済であるため競合を検出し, Thread1 へ NACK を返信する. この時, Thread1 は自身よりも早くトランザ クションを開始したスレッドから NACK を受信するため、 Tx.X をアボートすることになる (t3). このアボートによ り, Thread2 は Tx.X を再開できるが, この間に Thread1 の実行は一切進行しておらず, Thread2 のストールは完全



図1 共有変数への複合操作に起因する Futile Stall

に無駄であったことになる.このように、結果的にアボー トされてしまうようなトランザクションとの競合により発 生する無駄なストールは Futile Stall[11] と呼ばれ、HTM のスループットを低下させる大きな要因となっている.

3.2 共有変数に対する複合操作の排他実行手法

前節で述べた Futile Stall が発生する要因として,ある共 有変数に対して Read→Write の順でアクセスするスレッド が複数存在する場合に,それらのスレッドが共に Read の みを完了した状態となってしまうことが挙げられる.そこ で,Read→Write の順序でアクセスされる共有変数に対す る Read を実行する際に,他のスレッドが当該アドレスに Read アクセス済みであるか否かをチェックする.そして, 他スレッドが当該アドレスに Read アクセス済みであった 場合,この Read アクセスを即座には許可せず NACK を 返信して待機させることで,共有変数に対する複合操作を 排他実行する手法を提案する.

ここで図 2に,提案手法を用いた場合の動作を示す. この 例では、3つのスレッド (*Thread1~3*) がそれぞれ,共有変 数に対する複合操作,つまり共有変数に対する Read→Write の順序でのアクセスを含む同一のトランザクション (*Tx.X*) を投機実行している.まず,*Thread2* が共有変数のアドレ スである A に対して load A を実行した後,*Thread1* と *Thread3* が同様に load A の実行を試みたとする (時刻 t1, t2).この際に,*Thread1* と *Thread3* は Read アクセスのた めのリクエストを送信するが,この時点では *Thread2* が既 にアドレス A に Read アクセス済みであるため,*Thread1* と *Thread3* のそれぞれに対して NACK が返信される.こ の NACK の受信により (t3, t4), *Thread1* と *Thread3* の アドレス A に対する Read アクセスの実行が待機させら



図 2 共有変数に対する複合操作の排他実行

れる. そのため、Thread2 はアドレス Aに Write アクセ スを試みたとしても、これらのスレッドと競合することな く Tx.X の実行を進めることが可能となる. これにより、 図 1 で示した Futile Stall による無駄な待機時間が削減さ れる. その後、Thread2 が Tx.X をコミットすると、待機 中であった Thread1 のアドレス A に対する Read アクセス の実行が許可される (t5). そして、Thread3 は先程と同 様に NACK を受信して実行を待機することとなる. 続け て、Thread1 が Tx.X をコミットすると、Thread3 の Read アクセスが許可される (t7). 提案手法では、このように Read→Write の順序でのアクセスにおける Read アクセス の時点で NACK を送信することで、共有変数に対する複 合操作の排他実行を実現する.

4. 実装

3章で述べた複合操作の排他実行をキューによって実装 する方法 [12] を我々は既に提案しているが,本章ではそれ をさらに改良した実装方法と,その動作モデルについて述 べる.

4.1 拡張ハードウェア構成

提案手法を実現するために,各コアのL1キャッシュ内 のキャッシュラインに以下のハードウェアを追加する.

Combined-Control bit $(C \nvDash \vee h)$:

当該キャッシュラインが Read→Write の順序でアク セスされたか否かを示すビット

各スレッドは,自身があるアドレスに対して Read→Write の順序でアクセスしたと判断した場合に,当該キャッシュ ラインの C ビットをセットする.そして他スレッドから Read アクセスのためのリクエストを受信したスレッドは,



図3 Cビットのセット

アクセス対象アドレスに対応する C ビットと R ビットを 参照して NACK を返信すべきか否かを判定する.ここで R ビットとは,既存の HTM において W ビットとともに 競合を検出するために各キャッシュラインに付加される ビットである.そしてこれらの R/W ビットは,そのアド レスに対する Read/Write アクセスが発生した際にセット される.

ここで、追加した C ビットのハードウェアコストについ て検討する.この C ビットは、当該キャッシュラインが Read→Writeの順序でアクセスされたか否かを示すため、 ライン1行あたり1bitだけ必要となる.また、今回ター ゲットとしている SPARC V9 プロセッサはコア数が 32, L1 キャッシュサイズが 32KBytes, キャッシュラインサイ ズが 64Bytes, そしてウェイ数が4 であるため,提案手法 を実装するために必要となるハードウェアコストは 1bit × 128 行× 32 コア=512Bytes と少量である. これに対し て複合操作の排他実行をキューにより実装する方法 [12] で は、必要となるハードウェアコストが少なくとも 768Bytes となっており、さらに既存の NACK とは異なる新たなメッ セージおよび新たな待ち状態を定義する必要がある。その ため本稿で取り上げる実装方法の方が、より少ない追加 ハードウェア量かつ既存の機構を利用した単純な動作で, 複合操作の排他実行を実現できる.

4.2 共有変数に対する複合操作の排他実行の実現

本節では共有変数に対する複合操作を排他実行する動作 モデルについて述べる.

4.2.1 Cビットをセットするタイミング

3つのスレッド(*Thread1~3*)がそれぞれ同一のトラン ザクション(Tx.X)を投機実行している図**3**を例に,追



図4 Cビットの利用

加した C ビットをセットする動作を説明する.まず、各 スレッドが load A を実行した後, Thread1 が store A を 実行しようとする場合(時刻 t1). この Write アクセスに よって Write-after-Read (WaR) と呼ばれる競合が発生す る. この競合により、Thread2 と Thread3 から NACK が 返信されるため, Thread1 は自身の実行する Tx.X をス トールする (t2). 続いて Thread2 と Thread3 が、それぞ れ store A を実行しようとするが、Thread1 との間でそれ ぞれ WaR 競合が発生するため、これらのスレッドは自身 の実行する Tx.X のアボートを試みる. この時, Thread2 と Thread3 はアクセスしようとしていたアドレス A に対 応する自身のRビットをチェックする. 当該アドレスのR ビットがセットされている場合, Thread2 と Thread3 は, 自身が Write アクセスに先立ってアドレス A に Read アク セスしたことが分かるため、アドレスAに対応するCビッ トをセットする (t3, t4).

4.2.2 Cビットの利用

4.2.1 項で述べた動作によってセットされた C ビットの 利用により,共有変数に対する複合操作が排他実行される 様子を図 4 に示す.はじめに、3 つのスレッド (*Thread1*~ 3)は同一のトランザクション (Tx.X)を実行しており, さらに各コアの L1 キャッシュ上のアドレス A に対応する C ビットが既にセットされているとする.

この状態でまず, Thread2 が load A を実行後, Thread1 と Thread3 が load A の実行を試みたとする. この時, Thread1 と Thread3 は Thread2 へ, A に対する Read アク セスのためのリクエストを送信する. このリクエストを受 信した Thread2 は, アドレス A に対応する自身の C ビッ トと R ビットをチェックする. そしてどちらのビットも セット済みであるなら、当該アドレスAはRead→Writeの 順序でアクセスされ、かつ自身がRead アクセス済みであ ると判断できるため、Thread2 は受信した red A に対して NACK を返信し、リクエストを送信したスレッドのRead アクセスの実行を待機させる(時刻 t1, t2). これにより、 Thread2 は Thread1 および Thread3 と競合することなく Tx.Xをコミットできる.その後、図4 では実行を待機し ていたスレッドのうち、Thread1 のRead アクセスの実行 が許可されるため(t3)、Thread3 は先程と同様に NACK を受信し、Read アクセスの実行を待機し続ける(t4).以 上のように追加した C ビットを利用することで、共有変数 に対する複合操作の排他実行を実現できる.

4.2.3 Cビットをクリアするタイミング

ここで,追加した C ビットをクリアするタイミングに ついて述べる.4.2.2 項でも述べたように,この C ビット は対応するキャッシュラインアドレスが Read→Writeの 順序でアクセスされたことを示すものであり,共有変数に 対する複合操作を排他実行するために用いられる.しかし プログラム内容によっては,あるフェーズで Read→Write の順序でアクセスされるような共有変数が,別のフェー ズでは Read アクセスしかされない可能性もある.そのた め,この C ビットがセットされているアドレスに対して, Read アクセスしか行わないようなトランザクションが実 行された場合,本来並行実行できるはずのトランザクショ ンが逐次実行されることで,結果として性能低下を引き起 こしてしまう可能性がある.後の5章で詳細に述べるが, あるデータ構造に対する検索処理などが,この Read アク セスしか行わないトランザクション処理に該当する.

そこで、各スレッドは実行トランザクションをコミット

IPSJ SIG Technical Report

表 1	シミュレータ諸元
Processor	SPARC V9
#cores	32 cores
clock	4 GHz
issue width	single
issue order	in-order
non-memory IPC	1
L1 cache	32 KBytes
ways	4 ways
latency	3 cycle
line size	64 Bytes
L2 cache	8 MBytes
ways	8 ways
latency	34 cycles
line size	64 Bytes
L2 Directory	Full-bit vector sharers list
latency	6 cycles
Memory	4 GBytes
latency	500 cycles
Interconnect network	2D mesh topology
link latency	3 cycles
link bandwidth	64 Bytes

した際に、Cビットのセットされているアドレスが Read アクセスしか行われていないか否かを確認するために、当 該アドレスのWビットをチェックする.このWビットが セットされていなかった場合、各スレッドは自身が当該ア ドレスに対して Read アクセスのみしか行わなかったと判 断してCビットをクリアする.以上のよう動作させること で、上述した Read アクセスしか行わないトランザクショ ンの逐次実行による性能低下を防ぐことができる.

5. 性能評価

本章では,提案手法の速度性能をシミュレーションにより評価し,得られた評価結果から考察を行う.

5.1 評価環境

これまで述べた提案手法を,HTMの研究で広く用いら れている LogTM[10] に実装し,シミュレーションによる評 価を行った.評価には Simics[13] 3.0.31 と GEMS[14]2.1.1 の組合せを用いた.Simics は機能シミュレーションを行う フルシステムシミュレータであり,また GEMS はメモリ システムの詳細なタイミングシミュレーションを担う.プ ロセッサ構成は 32 コアの SPARC V9 とし,OS は Solaris 10 とした.表1に詳細なシミュレーション環境を示す. 評価対象のプログラムとしては GEMS 付属 microbench, SPLASH-2[15],および STAMP[16] から計 10 個を使用し, 各ベンチマークプログラムを 16 スレッドで実行した.

5.2 評価結果

16スレッドで実行した評価結果を表2および図5に示

表2 各ベンチマークにおけるサイクル削減率(16 スレッド実行)

		GEMS	SPLASH-2	STAMP	All
(Q)	平均	26.7%	10.1%	2.8%	13.8%
	最大	53.6%	25.1%	7.1%	53.6%
(P)	平均	35.9%	9.7%	3.1%	17.5%
	最大	72.2%	25.5%	7.4%	72.2%

す. ここで図 5 中では, 各ベンチマークプログラムの評価 結果が 3 本のバーで表されており, 左から順に,

(B) 既存の LogTM (ベースライン)

(Q) キューを用いて実装した参考モデル

(P) 提案モデル

の実行サイクル数を表しており,既存モデル(B)の実行サ イクル数を1として正規化している.ここで,参考モデ ル(Q)は複合操作の排他実行をキューを用いて実装した方 法[12]の結果を示している.なお,STAMPベンチマーク プログラムである Kmeansと Vacation については,デフォ ルトで設定されている2種類の input を用いて評価してお り,よりデータサイズの大きい input を用いた場合の結果 を Kmeans+および Vacation+と図中で表記している.ま た,本稿の提案モデル(P)とキューによる実装を施した参 考モデル(Q)の性能比較については5.3節で詳細に述べる.

ここで、図中の凡例はサイクル数の内訳を示してお り、Non_trans はトランザクション外の実行サイクル数、 Good_trans はコミットされたトランザクションの実行サ イクル数、Bad_trans はアボートされたトランザクション の実行サイクル数、Aborting はアボート処理に要したサ イクル数、Backoff はバックオフ処理に要したサイクル数、 Stall はストールに要したサイクル数、Barrier はバリア同 期に要したサイクル数、MagicWaiting は参考モデルで追 加した待機処理に要したサイクル数をそれぞれ示している。 また、フルシステムシミュレータ上でマルチスレッドを用 いた動作のシミュレーションを行うには、性能のばらつき を考慮する必要がある [17]. したがって、各評価対象につ き試行を 10 回繰り返し、得られた結果から 95%の信頼区 間を求めた、信頼区間はグラフ中にエラーバーで示す。

評価結果より,提案モデル(P)は既存モデル(B)と比較 して大幅な性能向上が得られていることが分かる.このこ とから,多くのプログラム中には同一の共有変数に対する Read→Writeの順序でのアクセスを行うトランザクション 処理が含まれており,Futile Stallを頻繁に発生させうる特 徴があることが確認できた.このFutile Stall を提案手法 によって効率的に解決することで,提案モデル(P)は各ベ ンチマークプログラムを16スレッドで実行した場合にお いて,既存モデルに対して平均17.5%,最大72.2%の性能 向上を得ることができ,参考モデル(Q)と比較しても平均 3.7%の性能向上を得ることができた.したがって本提案手 法は参考モデル(Q)と比較して,少ないハードウェア量で



図5 各プログラムにおけるサイクル数比(16スレッド実行)

さらなる性能向上を達成できていることが分かる.次節では、各ベンチマーク別に詳細な検証を行う.

5.3 考察

5.3.1 GEMS Microbench

まず GEMS 付属の Microbench では、全てのプログラム で提案モデル(P)は既存モデル(B)に対して性能向上して いる. これらのうち, Deque および Prioqueue のプログラ ムでは、特に Backoff サイクル数の大幅な減少が目立つ、 この2つのプログラム中には、共有変数に対する複合操作 を行うトランザクションが含まれており、ある共有変数が Read→Write の順序で頻繁にアクセスされていた.本提 案手法では,これにより発生していた Futile Stall やそれ に起因するアボートを十分抑制することができたために. Backoff サイクル数の大幅な削減につながったと考えられ る. さらに, Deque については提案モデル (P) と参考モデ ル(Q) でその性能に大きな差が生じていることが分かる. これは提案モデル (P) が, Cビットのセットされている キャッシュラインへの Read アクセスに対して NACK を 返信してその実行を待機させるという,既存モデル(B)の 競合検出時の動作をわずかに拡張した動作によって複合操 作の排他実行を実現していることに起因する. その一方で 参考モデル (Q) では,他のスレッドの Read アクセスの実 行を待機させたスレッドがキューを用いて待機スレッドの 再開順序を制御している.そして順序制御中は,その制御 を担うスレッドは既存のストールとは別途に設けた待ち状 態となるため,参考モデル (Q)は提案モデル (P)と比較し て並列度が低下してしまう場面が多くなってしまうことか ら,その性能に差が生じたと考えられる.

また. Btree に関しては参考モデル (Q) は既存モデル (B) に対してわずかに性能低下している一方で、提案モデル(P) は性能が向上していることが分かる. この Btree というプ ログラム中には、ツリー構造に対する挿入および検索のた めの2種類のトランザクション(仮に Tx.I, Tx.J とする) が存在している.このうち、ツリー構造に対する挿入操作 である Tx.I には同一の共有変数に対する Read→Write の 順序でのアクセスが含まれているが、検索操作である Tx.J にはその共有変数に対する Read アクセスしか含まれてい ない. そのため, 複数の Tx.I が並行実行される際には提 案モデルおよび参考モデルが効果的であり、実際に内訳 を比較してもこれら2つのモデルは既存モデルに対して Backoff サイクル数が減少している. しかし, 複数の Tx.J が並行実行される場合には Write アクセスが発生しない ため, Read アクセスの実行を待機させてしまうと, 4.2.3 項で述べたような Read アクセスしか行わないトランザク ションの逐次実行による性能低下が引き起こされてしま う. 参考モデル (Q) では, この Tx.J の逐次実行を防ぐこ とができなかったためにわずかに性能が低下していた.こ

情報処理学会研究報告

IPSJ SIG Technical Report

1	BEGIN_TRANSACTION(16);
---	--------------------	----	----

- 2 ray->id = gm->rid++;
- 3 COMMIT_TRANSACTION(16);

図 6 Raytrace プログラム内のトランザクション.

れに対し提案モデル (P) では, Read アクセスしか行われ なかった際に C ビットをクリアするようにしたことで性 能低下を防ぎ,複合操作を排他実行したことによる性能向 上を適切に得ることができたと考えられる. この Btree の ように,あるデータ構造に対する挿入/検索処理を含むト ランザクションが並行動作する際には,上述した逐次実行 による性能低下が引き起こされる可能性が高く,データ構 造が巨大でトランザクション処理時間がさらに長くなった 場合に,特にその性能低下が顕著となってしまう. このこ とから,提案モデル (P) のようにトランザクションの処理 内容を考慮してスレッドスケジューリングを行うことは重 要であると考えられる.

5.3.2 SPLASH-2

SPLASH-2 ベンチマークでは、提案モデルにおいてほぼ 全てのプログラムの実行サイクル数が減少した. これらの 中でも Radiosity および Raytrace に関して、提案モデル (P) は既存モデル (B) に対して Backoff サイクル数が大幅 に減少している. ここで Raytrace のプログラム中に存在 する, 共有変数に対する複合操作を含むトランザクション の1つを図6に示す.この図6のトランザクションには, gm->rid 変数に対するインクリメント操作(複合操作)が行 われており、これが同一の共有変数に対する Read→Write の順序でのアクセスに相当する. このインクリメント操作 はユニークな ID を生成するために排他的に実行されなけ ればならないが、複数のスレッドがこの操作を並行実行し た場合には、既存モデル(B)において図1で示したような Futile Stall が発生し、なおかつ一方のトランザクションが アボートされることから Backoff サイクル数も増大する. 提案モデル (P) では、図6に示したトランザクションを排 他実行し、上記の問題の発生を抑制したことが Backoff サ イクル数の減少に大きく寄与したと考えられる.

その一方で、Barnesのプログラムでは参考モデル(Q)で 性能が向上しているのに対し、提案モデル(P)では性能向 上が得られていないことが分かる. これは Barnesのプロ グラム中で、共有変数に対する複合操作を含むトランザク ションの直後に、その共有変数に対して Read アクセスし か行わない可能性のあるトランザクションが存在している ことが原因であると考えられる. このような挙動を示すト ランザクションを図7に示す. 図中のトランザクションで は、最初の if 文で変数 *qptr のノードタイプが LEAF であ るかどうかで条件分岐が発生するが(2 行目)、仮に分岐が 偽であった場合には変数 *qptr に対して Read アクセス

1	BEGIN_TRANSACTION(3);
2	if $(Type(*qptr) == LEAF)$ {
3	le = (leafptr) *qptr;
4	$if (le -> num_bodies == MAX_BODIES_PER_LEAF) \{$
5	*qptr = (nodeptr) SubdivideLeaf(le, (cellptr) mynode, l
	, ProcessId);
6	} else {
7	Parent(p) = (nodeptr) le;
8	Level(p) = l;
9	$ChildNum(p) = le -> num_bodies;$
10	$Bodyp(le)[le > num_bodies + +] = p;$
11	flag = FALSE;
12	}
13	}
14	COMMIT_TRANSACTION(3);

図7 Barnes プログラム内のトランザクション.

してからトランザクションが即座にコミットされる. その ため Barnes プログラム中の図 7 に示した部分の直前に存 在するトランザクションで,変数 *qptr のアドレスに対 応する C ビットがセットされたとしても,比較的短い期間 のうちにこの C ビットがクリアされてしまい,複合操作の 排他実行による性能向上が適切に得られなかった.

Cholesky では提案モデル (P) においてあまり大きな性 能向上は得られていない.しかし,このプログラムではト ランザクション外の実行サイクル数が,プログラムの総実 行サイクル数の大半を占めているため,提案モデル (P) に よって Futile Stall およびそれに起因するアボートを抑制 できたとしても,性能向上の割合が小さくなってしまった と考えられる.

5.3.3 STAMP

STAMP ベンチマークでは,提案モデル (P) によって Kmeans と Kmeans+の実行サイクル数が減少した. この プログラム中には,Microbench および SPLASH-2 で性能 向上していたプログラムと同様に共有変数に対する複合操 作が含まれており,提案モデル (P) によってこれらの操作 を排他実行したために性能向上につながった.ここで 5.2 節で述べたとおり,Kmeans+では Kmeans よりもデータ サイズの巨大な input を用いており,これによって Futile Stall やそれに起因するアボートがより多く発生していた ために,提案モデル (P) によるサイクル削減率が高くなっ たと考えられる.

一方、Vacation および Vacation+では提案モデル (P) に おいて性能向上を得ることができなかった. これは、この プログラム中に共有変数に対する複合操作は含まれていな いためである. なお、Vacation と Vacation+の評価結果の 内訳を見ると、どちらもストールのサイクル数が総実行サ イクル数の大半を占めている. この原因を調査したところ、 これらのストールはほぼ Write-after-Write (WaW) 競合 によって発生するものであることが分かった.したがって 今後は、この WaW 競合によって発生してしまうストール を削減できる手法を考案する必要がある.

6. おわりに

本稿では共有変数に対する複合操作,つまり同一の共有 変数に対する Read→Write の順序でのアクセスを検出し, このアクセスを含むようなトランザクション処理を排他実 行するスレッドスケジューリング手法を提案した.これに より,既存の HTM の性能を低下させる競合パターンであ る Futile Stall やこれに起因するアボートを抑制した.ま た本稿では,複合操作の排他実行をごく少量の追加ハード ウェアと簡単な動作で実現できることを示した.提案手 法の有効性を確認するために GEMS 付属の Microbench, SPLASH-2 および STAMP ベンチマークより合計 10 個の プログラムを用いて評価した結果,既存の HTM と比較し て 16 スレッド実行時において最大 72.2%,平均 17.5%の 実行サイクル数が削減されることを確認した.さらに,本 提案手法と同様の発想をキューによって実装する方法と比 較して,平均で 3.7%の性能向上を得ることができた.

なお本稿で提案したモデルは、共有変数に対する複合操 作を排他実行することで性能向上を図ったが、Vacationの ようなストールのサイクル数が総実行サイクル数の大半の 割合を占めるプログラムでは性能向上は得られていない. したがって、今後はこのような WaW 競合によるストール がボトルネックとなるプログラムを高速化する必要があ る。例えば、トランザクション中の Write アクセスが実行 されるタイミングを考慮するなど、Write アクセスに対し て焦点を当てたスレッドスケジューリング手法を考案して いきたい.

参考文献

- Herlihy, M. and Moss, J. E. B.: Transactional Memory: Architectural Support for Lock-Free Data Structures, *Proc. 20th Annual Int'l Symp. on Computer Architecture*, pp. 289–300 (1993).
- [2] Moravan, M. J., Bobba, J., Moore, K. E., Yen, L., Hill, M. D., Liblit, B., Swift, M. M. and Wood, D. A.: Supporting Nested Transactional Memory in LogTM, Proc. 12th Int'l Conf. on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp. 1–12 (2006).
- [3] Moss, E. and Hosking., T.: Nested Transactional Memory: Model and Preliminary Architecture Sketches., In OOPSLA Workshop on Synchronization and Concurrency in Object-Oriented Langauges, pp. 186–201 (2005).
- [4] M, L., G, M. and A, G.: A Dynamically Adaptable Hardware Transactional Memory, *Microarchitecture(MICRO)*, 2010 43rd Annual IEEE/ACM, pp. 27– 38 (2010).
- [5] Shriraman, A., Dwarkadas, S. and Scott., M. L.: Flexible Decoupled Transactional Memory Support, ISCA

'08 Proceedings of the 35rd annual international symposium on Computer Architecture, pp. 139–150 (2008).

- [6] Yoo, R. M. and Lee, H.-H. S.: Adaptive Transaction Scheduling for Transactional Memory Systems, Proc. 20th Annual Symp. on Parallelism in Algorithms and Architectures (SPAA'08), pp. 169–178 (2008).
- [7] Blake, G., Dreslinski, R. G. and Mudge, T.: Bloom Filter Guided Transaction Scheduling, Proc. 17th International Conference on High-Performance Computer Architecture (HPCA-17 2011), pp. 75–86 (2011).
- [8] Akpinar, E., Tomić, S., Cristal, A., Unsal, O. and Valero, M.: A Comprehensive Study of Conflict Resolution Policies in Hardware Transactional Memory, Proc. 6th ACM SIGPLAN Workshop on Transactional Computing (TRANSACT'11) (2011).
- [9] Gaona, E., Titos, R., Acacio, M. E. and Fernández, J.: Dynamic Serialization Improving Energy Consumption in Eager-Eager Hardware Transactional Memory Systems, Proc. Parallel, Distributed and Network-Based Processing 2012 20th Euromicro International Conference (PDP'12), pp. 221–228 (2012).
- [10] Moore, K. E., Bobba, J., Moravan, M. J., Hill, M. D. and Wood, D. A.: LogTM: Log-based Transactional Memory, *Proc. 12th Int'l Symp. on High-Performance Computer Architecture*, pp. 254–265 (2006).
- [11] Bobba, J., Moore, K. E., Volos, H., Yen, L., Hill, M. D., Swift, M. M. and Wood, D. A.: Performance Pathologies in Hardware Transactional Memory, *Proc. 34th Annual Int'l Symp. on Computer Architecture (ISCA'07)*, pp. 81–91 (2007).
- [12] 橋本高志良,堀場匠一朗,江藤正通,津邑公暁,松尾啓志:Read-after-Readアクセスの制御によるハードウェアトランザクショナルメモリの高速化,情報処理学会論文誌コンピューティングシステム (ACS44), Vol. 6, No. 4, pp. 58-71 (2013).
- [13] Magnusson, P. S., Christensson, M., Eskilson, J., Forsgren, D., Hållberg, G., Högberg, J., Larsson, F., Moestedt, A. and Werner, B.: Simics: A Full System Simulation Platform, *Computer*, Vol. 35, No. 2, pp. 50–58 (2002).
- [14] Martin, M. M. K., Sorin, D. J., Beckmann, B. M., Marty, M. R., Xu, M., Alameldeen, A. R., Moore, K. E., Hill, M. D. and Wood., D. A.: Multifacet's General Execution-driven Multiprocessor Simulator (GEMS) Toolset, ACM SIGARCH Computer Architecture News, Vol. 33, No. 4, pp. 92–99 (2005).
- [15] Woo, S. C., Ohara, M., Torrie, E., Singh, J. P. and Gupta, A.: The SPLASH-2 Programs: Characterization and Methodological Considerations, *Proc. 22nd Annual Int'l. Symp. on Computer Architecture (ISCA'95)*, pp. 24–36 (1995).
- [16] Minh, C. C., Chung, J., Kozyrakis, C. and Olukotun, K.: STAMP: Stanford Transactional Applications for Multi-Processing, Proc. IEEE Int'l Symp. on Workload Characterization (IISWC'08) (2008).
- [17] Alameldeen, A. R. and Wood, D. A.: Variability in Architectural Simulations of Multi-Threaded Workloads, *Proc. 9th Int'l Symp. on High-Performance Computer Architecture (HPCA'03)*, pp. 7–18 (2003).