高位合成における非一様依存性を持つ入れ子ループ向けの バッファ構成手法

須田 瑛大^{1,a)} 高瀬 英希¹ 高木 一義¹ 高木 直史¹

概要:近年,非一様依存性と呼ばれる複雑なデータ依存性を持つ入れ子ループに対応した自動並列化手法 として,多面体最適化が注目されている.多面体最適化は高位合成への適用も可能ではあるものの,PE間 でのオフチップ RAM へのアクセス衝突やオフチップ RAM のバンド幅の低さがボトルネックとなる.本 研究では,PE毎にオンチップバッファを設けることにより,多面体最適化を施した回路においてデータへ のアクセスを高速化する手法を提案する.提案手法を適用することにより,PE数8の構成において平均 で5倍以上の高速化を達成した.

キーワード:高位合成,多面体最適化,OpenMP,メモリ階層

Buffer Construction Method for Nested Loops with Non-Uniform Dependencies in High-Level Synthesis

Akihiro Suda $^{1,a)}$ Hideki Takase 1 Kazuyoshi Takagi 1 Naofumi Takagi 1

Abstract: Recently, polyhedral optimization has been focused as an automatic parallelization method for nested loops with non-uniform data dependencies. However, off-chip RAM accesses have been the bottleneck for applying polyhedral optimization into high-level synthesis due to their poor bandwidths and access conflicts between PEs. In this report, we propose a method to enable faster data accesses in polyhedral-optimized circuits by constructing on-chip buffers on each PE. The experimental result shows that the buffered circuits with 8 PEs are on average 5 times faster than the original ones.

Keywords: High-Level Synthesis, Polyhedral Optimization, OpenMP, Memory Hierarchy

1. はじめに

近年,入れ子ループ構造の自動並列化手法として多面体 最適化 (polyhedral optimization) [1], [2] が注目を集めて いる.多面体最適化は主にこれまでソフトウェアの分野に おけるコンパイラ向けの技術として研究されてきたが,高 位合成を用いることにより,ハードウェアの設計にも活用 することができる.

本稿では、多面体最適化を高位合成に適用するにあたり、 プロセッシングエレメント (PE) 毎にバッファを設けるこ とでオフチップ RAM へのアクセスを軽減させる手法を提 案する.提案手法で構成するバッファ機構は,以下の利点 を持つ.

- RAM アクセス衝突の回避 オフチップ RAM には、その ポート数以上の PE は同時にアクセスできない.本稿 で提案する手法では、PE 毎にバッファを1つずつ設 けることにより、PE 間でのオフチップ RAM アクセ ス衝突の発生を軽減する.
- バーストアクセス 配列要素の幅がオフチップ RAM のバ ス幅よりも小さい場合には、連続する複数の要素を1 回のアクセスで読み書きすることができる.連続する 要素をバッファに格納することで、このようなバース トアクセスが可能となる.

¹ 京都大学大学院情報学研究科

Graduate School of Informatics, Kyoto University

^{a)} suda.akihiro.82s@st.kyoto-u.ac.jp

情報処理学会研究報告

IPSJ SIG Technical Report



(a) pluto_template

図1 入力コードの例

データ再利用 複数の反復にまたがってアクセスされる配 列要素については、バッファに保持しておくことで再 利用が可能となる.再利用を行うことで、オフチップ RAM への重複するアクセスを減らすことができる.

多面体最適化を高位合成の分野に適用した研究 [3], [4] は 既にいくつか存在するが、これらの研究では非一様 (nonuniform)依存性と呼ばれる複雑なデータ依存性に対応し ていない.本稿では、バッファ空間を一様部と非一様部と に分割することにより、非一様依存性を持つ入れ子ループ にも対応する手法を提案する.

本稿の構成は以下のとおりである.まず第2章にて,実 例を用いながら多面体最適化手法を紹介する.続いて第3 章にて,提案するバッファ構成手法の概要について述べる. 提案手法のコンパイル時のフローは第4章にて,実行時の フローは第5章にて述べる. 第6章にて提案手法を評価し たのち,第7章にて本研究の結論を述べる.

2. 多面体最適化

多面体最適化とは、多面体に対する種々の線形代数学的 演算を行なうことにより,入れ子ループにおける並列性の 抽出や局所性向上等の最適化を行うアルゴリズムの総称で ある.

多面体最適化は1990年代初めから研究されてきたが、 2000年代になってソフトウェア分野でのコード生成に関 する研究 [5], [6] が進んだ結果, GCC や clang などのソフ トウェア用コンパイラにも実装されるようになった. 多面 体最適化アルゴリズムおよびそのコンパイラ実装として は、PLUTO[1], [2] が最もよく知られており、GCC[7] や clang[8] などの主要コンパイラにもその派生物が採用され ている.

PLUTO は, SCoP (Static Control Parts) と呼ばれる ループ記述を含むCソースコードを入力として受け取り, OpenMP ディレクティヴ (#pragma omp parallel for) 付きの並列ループ記述を含むソースコードを出力する. SCoP とは、ループ境界、分岐条件、配列の添え字が全てア フィン式で表される入れ子ループ記述のことである.図1 (a), (b), (c) は SCoP を含む入力ソースコードの例である.

PLUTO を適用すると、元のループの反復空間は平行四 辺形のタイルに分割され、論理的な OpenMP スレッドに タイル単位で割り付けられる.タイルの形状は、空間方向 のベクトルと、時間方向のベクトルとを用いて表現される. 空間方向のベクトルはタイルをスレッドに割り付けるため に用いられ、時間方向のベクトルはスレッドに割り付けら れたタイルの実行順序を示すために用いられる.

2.1 非一様依存性

図 1 (a) の pluto_template[2], [9] は, 非一様依存性を 含む入れ子ループカーネルの例である. pluto_template カーネルに PLUTO を適用すると、図2の通り空間方向べ クトルとして (i, j) = (1, 1) が,時間方向ベクトルとして (1,0) が定められる. 同様に, 図1(b)のluカーネルにつ いては空間方向に (i, j) = (1,0),時間方向に (0,1) のベク トルが定められ, (c) の strsm カーネルについてはそれぞ れ(j,k) = (1,0), (0,1)のベクトルが定められる.

また、紙面の都合のため詳述は避けるが、PLUTO は図 3の通りタイル化された反復空間におけるデータ依存性の 解析も行う.pluto_template カーネルの場合は空間方向 に定数距離(1,0)の一様依存性が存在し、時間方向に非一 様依存性が存在している. 一様依存性とは、依存関係にあ る配列要素の距離を(1,0)のように定数ベクトルとして表 現できるデータ依存性のことである.一方,非一様依存性 とはそのような定数ベクトルを用いて依存性を表現できな いデータ依存性のことである.詳細については文献 [2]を 参照されたい.

2.2 高位合成への適用

PLUTO によって生成される OpenMP 記述は、容易に高 位合成向けの記述に変換することができる [10]. しかしな がら、合成される回路の PE 間におけるオフチップ RAM アクセスの衝突のため、単に OpenMP 記述を変換したの みでは十分に並列化の恩恵を受けることができない. 既存 研究 [3], [4] は配列の要素をオンチップバッファに複製す



図 2 pluto_template カーネルのタイル化反復空間



図 3 pluto_template カーネルのタイル化反復空間におけるデータ 依存性

ることで性能向上を実現している. Wu らの研究 [3] は, PLUTO を高位合成に適用した初めてのものであるが,行 列積カーネルおよび行列・ベクトル積カーネルを合成し た場合の評価しか行われていない. また, Pouchet らの研 究 [4] は実用的なカーネルを用いた評価を行っているが, a[i][j] と a[i][j-1] とのように添え字が連続する一様 アクセスにしか対応していない. さらに,いずれの研究も, 非一様依存性を考慮していない.

3. バッファ構成手法の概要

本研究では、非一様依存性を持つ入れ子ループに対応し た高位合成回路の高速化手法を提案する.提案手法は、オ ンチップ RAM やレジスタを用いてバッファを構成し、オ フチップ RAM へのアクセスを最適化する.提案手法は、 第4章にて述べるコンパイル時のフローと、第5章にて述 べる実行時のフローとに分けられる.コンパイル時には、 オフチップ RAM から取得した配列要素をバッファ内の何 処に複製すべきかを示すバッファマップを作成する.実行 時にはこのバッファマップを用いることで、データの整合 性を保ちつつ、配列要素をバッファに読み込んだり、バッ ファの内容をオフチップ RAM に書き戻したりする.

提案手法は,以下の条件を満たすカーネルに対して適用 可能である.

(1) 反復空間が2次元であること.反復空間が3次元以上 のカーネルについては,内側の2次元を対象とするこ とができる. (2) 配列の添え字が2次元であること.

(3) a[b[i]] のような間接アクセスを含まないこと.

先に見た図1(a), (b), (c)は提案手法が適用可能なカー ネルの例である.なお,同図(c)のstrsmカーネルは条件 分岐を含んでいるが,コンパイル時のフローにおいては, 分岐条件が常に成立するとみなして提案手法を適用する.

4. コンパイル時のフロー

ー様部,非一様部それぞれについての反復変数の値域を コンパイル時にキャプチャし,図5のように平行四辺形と して表す. バッファマップは,この平行四辺形と同じ幅・ 同じ高さを持つ長方形(図6)として表される.このバッ ファマップの作成には,SCoPのデータアクセス文の集合 Sと,タイルサイズ (t_h, t_w) とを用いる.

バッファマップの作成フローは、図4の通り表すことが できる. バッファマップ M は、一様部の集合 M_u と、非 一様部の集合 M_n とから構成される. 一様部 $m_u \in M_u$ は データアクセス文毎に設けられ、その文の左辺に現れる配 列要素書き込み式や、右辺に現れる一様な配列要素読み込 み式を対象とする. 一方、非一様部 $m_n \in M_n$ は各文の右 辺に現れる、非一様な配列要素読み込み式毎に設けられる.

バッファマップの要素 $m \in \{M_u \cup M_n\}$ は, LLCoord, RUCoord, Reusabilityの組として表現で きる.ここで, LLCoord および RUCoord は, mの バッファマップ空間上での対応部分における左下 座標および右上座標を表す.また, Reusability = {NotReusable|InnerReusable|OuterUsable} はmの対応 部分の再利用可能性を表現する. InnerReusable は, 2次 元 SCoP 内の最外反復変数の値が変化するまでの間,対 応部分のバッファ内容を再利用できることを表す. 一方, OuterReusable は, SCoP の外側の反復変数の値が変化す るまでの間, バッファ内容を再利用できることを表す.

例の pluto_template, lu, strsm それぞれのカーネルに ついてのバッファマップは式 (1)-(3) の通りとなる.図 6 -8 はこれらを視覚的に示したものである.

$$M_{u} = \{\{(0,0), (t_{h}, t_{w} + 8), NotReusable\}\}\$$
$$M_{n} = \{\{(t_{h}, 0), (3t_{h}, t_{w} + 8), NotReusable\}\}$$
(1)

$$M_{u} = \{\{(0,0), (t_{h}, t_{w}), NotReusable\}\}\$$

$$M_{n} = \{\{(t_{h}, 0), (t_{h} + 1, t_{w}), NotReusable\},\$$

$$\{(0, t_{w}), (t_{h}, t_{w} + 2), InnerReusable\}\}$$
(2)

$$M_{u} = \{\{(0,0), (t_{h}, t_{w}), NotReusable\}, \\ \{(0, t_{w}), (t_{h}, t_{w} + 2), InnerReusable\}\} \\M_{n} = \{\{(t_{h}, 0), (t_{h} + 1, t_{w}), NotReusable\}, \\ \{(0, t_{w}), (t_{h}, t_{w} + 2), InnerReusable\}, \\ \{(t_{h}, t_{w}), (t_{h} + 1, t_{w} + 2), OuterReusable\}\}$$
(3)

なお,バッファマップ表現には書き込み可能か否かを表 す要素は含まない.全ての一様部は書き込み可能とし,全 ての非一様部は書き込み不可とする.これは,文の左辺に 現れる配列要素書き込み式は,一様部の構成にのみ用いて いるためである.strsmカーネルのように一様部と非一様 部とに重複要素が存在する場合への対応については第5章 にて述べる.

4.1 一様部

バッファマップの一様部は、反復変数がタイル1つ分の 空間を移動する際に、書き込みアクセスベクトルが動く値 域と、一様な読み込みアクセスベクトルが動く値域との和 集合として定義される。例えばpluto_template カーネル に対するバッファマップの一様部は、図5の通り、a[i][j] の値域とa[i][j-1]の値域との和集合として定義される。 ただし、実際のバッファマップはオフチップ RAMのバス 幅に切り上げた幅とする。オフチップ RAMのバス幅が 64 ビットの場合、pluto_template カーネルの配列要素幅は 8ビットなので、バッファマップは8要素分に切り上げた 幅とする。1u カーネルや strsm カーネルについては配列 要素の幅が 32 ビットなので、バッファマップは2要素分 に切り上げた幅とする。

4.2 非一様部

バッファマップの非一様部は、非一様な読み込みアクセ スベクトルが動く値域を一様部の大きさに切り上げたも のとして一般に定義される.この切り上げ制約により、例 えばpluto_template カーネルのバッファマップについて は、非一様部は元の読み込みアクセスベクトルの値域の約 2 倍の大きさになってしまうが、バス幅の大きさを利用し たバーストアクセスが可能となる.

しかしながら, lu カーネルや strsm カーネルに対して この一般の定義を適用すると, バッファマップの無駄な部 分が大きくなりすぎてしまう (図 7(a)). したがって, この ように 2 次元配列の添え字の一方が定数であり, もう一方 が一様であるような特殊な非一様アクセスについては, 別 個の処理を行う.

例えば lu カーネルについては、k は 2 次元 SCoP 内にお いては定数として扱われるため、a[i][k] 及びa[k][j] が これらの特殊なアクセスに該当する. 図 7(b) は、a[i][k] マップを初期化する M: $M_u = M_n = \phi$. for all $\dot{\mathbf{x}} s \in S$ do sの左辺式 a_w に対する一様部 m_u を構成する: $\{LLCoord, RUCoord, Reusability\}$ = m_u $\{(0,0), (t_h, t_w), NotReusable\}.$ for all s の右辺に現れる一様な式 a_{r_u} do 距離ベクトル $d_u = |a_{r_u} - a_w|$ を用いて m_u を拡張する: $m_u = \{\ldots, RUCoord(m_u) + d_u, \ldots\}.$ end for m_u をオフチップ RAM のバンド幅に合わせてアラインする. m_u を M_u に追加する: $M_u = M_u \cup m_u$. for all s の右辺に現れる非一様な式 a_{r_n} do if ar. の1個目の添え字が定数であり、もう一方が一様である場 合 then ー様な添え字に基づき,新しい一様部 mu を構成する. mn の アライメント前の大きさは $(1, t_w)$ とする: $m_n = \{MostLUCoord(M), MostRUCoord(M) +$ $(1,0), NotReusable\}.$ else if a_{r_n} の1個目の添え字が一様であり、もう一方が定数であ る場合 then ー様な添え字に基づき,新しい一様部 mu を構成する. mn の アライメント前の大きさは $(t_h, 1)$ とする: $m_n = \{MostRLCoord(M), MostRUCoord(M) +$ (0,1). InnerReusable}. else if $a_{r_{v}}$ の添え字が定数である場合 then 大きさ (1,1) の新しい非一様部 mn を構成し、マップの余りの 箇所に配置する: $m_n = \{\ldots, \ldots, OuterReusable\}.$ else 新しい非一様部 m_n を構成する.大きさは、非一様アクセスベ クトルの値域を (t_h, t_w) にアラインしたものとする: $z_n = AlignUp(DomainOf(a_{r_n}), (t_h, t_w)).$ $m_n = \{MostLUCoord(M), MostRUCoord(M) +$ $z_n, NotReusable\}.$

入力: 文集合 S およびタイルサイズ (t_h, t_w)

end if

```
m<sub>n</sub> をオフチップ RAM のバンド幅に合わせてアラインする.
```

```
m_nを M_n に追加する: M_n = M_n \cup m_n.
```

end for end for

図4 コンパイル時のフロー



図 5 pluto_template カーネルの反復変数の値域

部分を一様部の a[i][*] 部分に連結し, a[k][j] 部分を a[*][j] 部分に連結することで, 無駄を減らしたバッファ



図 6 pluto_template カーネルに対するバッファマップ



図7 lu カーネルに対するバッファマップ



図8 strsm カーネルに対するバッファマップ

マップを表す.

5. 実行時のフロー

図9は、各PEの実行時のフローを表す.本章では、実行 時に PE 間のデータの一貫性を保つ手法について説明する.

5.1 一様部と非一様部と間の一貫性

バッファマップの一様部と非一様部が、バッファチャン クを共有する場合が存在する. ここでのバッファチャンク とは,1回のオフチップ RAM アクセスでアクセスできる 連続した配列要素を意味する. PE はこれらの共有チャン クにアクセスする場合には、一様部のインスタンスを用い るものとする.これは、非一様部は読み込み専用として定 義している一方で、一様部は書き込み可能として定義して いるためである.

5.2 **一様部間の一貫性**

一様部が複数存在する場合にもデーター貫性問題が存在 する.この問題については、共有チャンクを更新するたび にオフチップ RAM へのライトスルーを行うことで対処す る. 従って, 共有チャンクを持つ一様部の書き戻しについ てはバーストアクセスは行わない.

6. 評価

提案手法を図1の例題カーネルに適用し、合成された 回路の性能を評価した.いずれのカーネルにおいても配 列サイズを表すパラメータ N は 256 に設定した. 高位合

M _n に基づき,外側ループで再利用可能な非一様部をバッファに読み込む.
for 1 個目の反復変数がタイル内を移動する間 do
M_n に基づき、内側ループで再利用可能な非一様部をバッファに読み
込む.
for 2 個目の反復変数がタイル内を移動する間 do
M_n に基づき,残りの非一様部をバッファに読み込む.
M_u に基づき,一様部をバッファに読み込む.
for all χs do
for all s の右辺に現れる式 a_r do
if アクセスする配列要素に対応するバッファチャンクが
$m_u \in M_u$ と $m_n \in M_n$ とにまたがる場合 (5.1節) then
アクセスする配列要素の内容を、バッファの一様部からレ
ジスタに取り込む.
else
アクセスする配列要素の内容をバッファからレジスタに取
り込む.
end if
end for
レジスタを用いて s のオペレータを実行し,結果をバッファに
書き込む.
if s の左辺式 a_w が,他の一様部にまたがる場合 (5.2 節)
then
更新したバッファチャンクをオフチップ RAM に書き込む.
end if
end for
end for
end for
バッファの一様部の残りを書き戻す.
PE 間でのバリア同期を行う.

入力: バッファマップ $M = \{M_u, M_n\}$

図 9 PE の実行時のフロー

成系ならびにシミュレーションツールとしては, Mentor Graphics 社の Handel-C 5.1 を用いた. シミュレーション 環境においては、オフチップ RAM へのアクセスには8サ イクル要するのに対し、オンチップバッファには1サイク ルでアクセスできるものとした.

図10は、提案手法適用後の回路の、手法適用前の回路 に対する速度向上(実行サイクル数の比)を表す.提案手 法に依るバッファを用いた回路は、PE が1個の場合で平 均 2.22 倍, PE が 8 個の場合で平均 5.21 倍の速度向上を達 成している.一方で、バッファ無しの回路では、PE 数を 増やした場合でも、オフチップ RAM アクセス衝突のため に性能が向上していない.

PE 数を8に固定し、タイルサイズを変化させた場合の 速度向上は、図11の通り見積もられる.タイルサイズが 小さすぎる場合には、バッファが小さくなるために十分に バッファ機構の恩恵を受けられていない. また, タイルサ イズが大きすぎる場合には、各PEがオフチップRAMへ のアクセス権を取得するための待ち時間が増大するために, やはり十分な性能が得られていない.なお、タイルサイズ IPSJ SIG Technical Report



図 10 提案手法適用前の回路に対する速度向上(PE 数を変化させた場合)



- 図 11 提案手法適用前の回路に対する速度向上(PE数を8に固定 し、タイルサイズを変化させた場合)
- 表1 タイルサイズ (t_h, t_w) に対するバッファの大きさ (配列要素数)





図 12 提案手法適用前の回路に対する NAND ゲート数の増加 (PE 数を変化させた場合)

を変化させたときのバッファの大きさは表1の通り定められる. バッファの大きさはタイルサイズのみに依存し,配列サイズ *N* には依存しない.

また,回路の NAND ゲート数の増加は図 12 及び図 13 の通り見積もられる.ゲート数は PE 数に対しては概ね線 形であり,タイルサイズに対してはほぼ一定である.

7. おわりに

本稿では, PE 毎にバッファを設けることにより, 多面 体最適化を適用した回路の性能を向上させる手法を提案 した.実用的な算術演算を含む例題に提案手法を適用する



 図 13 提案手法適用前の回路に対する NAND ゲート数の増加 (PE 数を8に固定し、タイルサイズを変化させた場合)

と、平均で5.21 倍の速度向上を達成できた. 今後は、最適 なタイルサイズを自動的に見積もる手法について研究を行 う予定である.

謝辞 本研究は東京大学大規模集積システム設計教育研 究センターを通し、メンター株式会社の協力で行われたも のである.本研究の一部は JSPS 科研費 10171422 の助成 による.

参考文献

- Bondhugula, U., Hartono, A., Ramanujam, J. and Sadayappan, P.: A Practical Automatic Polyhedral Parallelizer and Locality Optimizer, *Proc. of PLDI* (2008).
- [2] Bondhugula, U. K. R.: Effective Automatic Parallelization and Locality Optimization Using the Polyhedral Model, PhD Thesis, Ohio State University (2008).
- [3] Wu, G., Dou, Y. and Wang, M.: Automatic Synthesis of Processor Arrays with Local Memories on FPGAs, Proc. of the Int'l Conf. on FPT, IEEE, pp. 249–252 (2010).
- [4] Pouchet, L.-N., Zhang, P., Sadayappan, P. and Cong, J.: Polyhedral-based data reuse optimization for configurable computing, *Proc. of the Int'l Symp. on FPGAs*, ACM, pp. 29–38 (2013).
- [5] Quilleré, F., Rajopadhye, S. and Wilde, D.: Generation of efficient nested loops from polyhedra, *Int'l Journal* of *Parallel Programming*, Vol. 28, No. 5, pp. 469–498 (2000).
- [6] Bastoul, C.: Code generation in the polyhedral model is easier than you think, Proc. of the Int'l Conf. on Parallel Architectures and Compilation Techniques, IEEE Computer Society, pp. 7–16 (2004).
- [7] Pop, S., Cohen, A., Bastoul, C., Girbal, S., Silber, G.-A. and Vasilache, N.: GRAPHITE: Polyhedral Analyses and Optimizations for GCC, *Proc. of the GCC Devel*opers Summit (2006).
- [8] Grosser, T., Zheng, H., A, R., Simbürger, A., Grösslinger, A. and Pouchet, L.-N.: Polly - Polyhedral Optimization in LLVM, Proc. of the First International Workshop on Polyhedral Compilation Techniques (IM-PACT) (2011).
- [9] Darte, A. and Vivien, F.: Optimal Fine and Medium Grain Parallelism Detection in Polyhedral Reduced Dependence Graphs, *Int'l Journal of Parallel Programming*, Vol. 25, No. 6, pp. 447–496 (1997).
- [10] 須田瑛大,高瀬英希,高木一義,高木直史:高位合成におけ る多面体最適化のためのスレッド構成手法,情報処理学会 研究報告, Vol. 2013-SLDM-160, No. 21, pp. 1-6 (2013).