

ん。それには電子計算機の利用が、極めて大きな役割をもつであります。

1960 年人口センサスのアメリカ合衆国における集計には ERA-1105 が使用されていると先刻申し上げましたが、センサス局が作製した FOSDIC を使用して、調査票、マイクロフィルム、磁気テープを経て電子計算機が調査票の内容を読みとて集計いたします

から、日本で 3 年かかる作業を 1 年でやってしまいます。日本においてもこのような mechanism が近い将来に用いられることを私どもは心から念願いたしておりますが、その実現は本日ここにお集りの皆様の御努力に期待申し上げるほかないと存じます。どうぞよろしくお願い申し上げます。

御清聴いただき有難うございました。

Vol. 2 No. 1

情 報 处 理

Feb. 1961

電子計算機の総合演算の高速化*

〔計数形電子計算機 MELCOM の高速演算方式〕

豊田 準 三**

1. あらまし

世界最初のプログラム記憶式電子計算機 EDSAC は遅延記憶方式のものであった。この方式は幾多の優れた特長を有しているので、種々の方式が開発された現在でも、中形以下のものには色々な形式で使用されている。MELCOM-LD 1† は磁気円筒遅延方式による直列 2 進式計算機で日下三菱電機研究所で調整進行中の研究試作機である。

MELCOM-LD 1 は本体と演算高速化装置(FLORA)とから成り、そのいずれにも各種の独創的な演算高速化の手段が講ぜられている全トランジスタ式計算機である。本体は遅延線形磁気円筒装置を主記憶装置として、4046 語の記憶容量と 4 個のインデックスレジスタを有する変形 2 アドレスの 2 進式計算機として単独の機能を有する。FLORA は数個のシフトレジスタと全加算器数個を主構成部とした特定演算加速装置で、各種の興味ある高速演算を行うものであるが制御はすべて本体により行われる。

主入出力装置としては電動タイプライタを用い、アルファベットモード、数字モード、両者複合モードの

3 種の入出力モードがある。複合モードでは自動的にアルファベットは 8 ビット、数字は 4 ビットで記憶装

第 1 表 MELCOM-LD 1 の主要性能*

演算制御方式	直列内部 2 進式、遅延形磁気円筒方式(付属高速演算装置 FLORA は直並列式)	
プログラム方式	内部逐次(次命令指定)式	
命令方式 (インデックス) (種類)	変形 2 アドレス式、インデックスレジスタ 4 個、約 130 種(FLORA を含めて約 150 種)	
語の構成	命令語 33 ビット(符号を含む)、数値語 33 ビット又は 66 ビット(符号を含む) 浮動小数点 仮数 25 ビット又は 58 ビット(符号を含む)、指数 8 ビット	
演算速度	固定小数点 浮動小数点	
FLORA なしの場合	加減 0.165 ms 乗 10.6 "	0.66 ms
FLORA つきの場合	除 10.7 " 加減 0.165 " 乗 0.66 " 除 2.15 "	0.66 " 1.65 "
主記憶装置 (方 式)	遅延式磁気円筒	
(容量、アクセス) (時)	一般記憶 4000 語 高速記憶 32 語 12 語 2 語	8.3 ms(平均) 0.33 " 0.165 " ランダム
入出力装置	自動タイプライタ(4 種類のいずれか) 光電テープリーダ(4 台まで) 紙テープパンチャ(4 台まで) 磁気テープ装置(4 台まで) カードリーダ(4 台まで) カードパンチャ(4 台まで)	


* 本機を基本として製品化進捗中の MELCOM-1101 ではインデックスレジスタではなく、命令種類も整理されている。また入出力は同時に行われるようになっており、デジタル微分解析機として使用するための付加装置も計画されている。

* High-speed Arithmetic Operations in the Digital Computer [Arithmetic Operation in MELCOM-LD 1], by Junzo Toyoda (Research Laboratory, Mitsubishi Electric Mfg., Co.)

** 三菱電機研究所 10月14日情報処理学会 関西講演会講演

† 本機を基本としての商品化(MELCOM-1101)が無線機製作所で進捗中である。


置に入れられるように工夫されている。出力に際しては上記各種のモードがフォルマートコントロールされるようになっている。付属装置としては光電テープリーダ、紙テープパンチャ、磁気テープ装置、カードリーダ、カードパンチャが各々4台まで取りつけられるようになっている。本計算機の主要性能は、**第1表**、構成概要は**第1図**を参照されたい。機械用語と翻訳用語による命令の主なものは、**付表1、2**に示してある。



第1図 総合機構構造図

2. 遅延式磁気円筒装置

主記憶と演算の双方に使用され機械の心臓部となるもので、 $300\phi \times 380$ のアルミ円筒に磁性皮膜を塗付させたものである。0.4 kW の誘導電動機で駆動され約 3600 rpm である。長記憶トラック用と、短記憶トラック用の消磁用永久磁石がそれぞれ1個ずつ装備されている。クロックトラック、タイミングトラックは恒常的なタイミングパルス発生用として消磁は受けないようになっている。長記憶トラックは一般記憶用に用いられ、短トラックは高速アクセス記憶用のものと演算用レジスタとして使われるものとがある。磁気円筒を輪切りにして構成の大要を**第2図**に示した。



第2図 ドラムの構造概要

- | | |
|---------------|-------------|
| ①: 100 語長トラック | ②: 2 語長トラック |
| W: 書き込みヘッド | ④: 4 語長トラック |
| ①: 1 語長トラック | R: 読み出しヘッド |
| M: 消磁用永久磁石 | |

2・1 4則演算部

加減算用として1語長遅延トラック(33ビット)と

全加算器 FA 1個から成る累算器 AC 1, AC 2 および2語長遅延トラックと全加算器から成る AC 3 がある。乗除算用としては2語長トラックと符号用フリップフロップから成る演算回路が3個(MQ, ID, PNと名付けられる。)あり、その内の PN には全加算器がついている。乗除算は絶対値と符号から成る数値形式(記憶形)で行われ、2進数の筆算をそのまま論理回路化したものである。MQは乗数または商を収容し、IDは被乗数または分母を収容し、PNは積または分子を収容するレジスタの役割を演ずる。これら相互間の信号のやり取りは、乗除算用移動回路で制御されるようになっている。2進数演算である上にレジスタとしては磁気円筒の2語長トラックを起用しているので使用部品は非常に少くなっている。

AC 1, AC 2, AC 3 にはそれぞれトラック番号として 56, 57, 58 を割り当て、MQ, ID, PN には 52, 53, 54 が割り当てられている(第3図参照)。

2・2 記憶部

短アクセス記憶用トラックとして2語長のもの2トラック(L 49, L 48), 4語長のもの8トラック(L 47～L 40)がある。残部はすべて100語長トラックで40トラック(L 39～L 00)あり、これが通常の記憶用にあてられている。


2語長のものは、 $165\mu s$ 、4語長のものは $330\mu s$ の平均アクセスタイムを有し、100語長のものは最大 $16.5 ms$ で平均アクセス $8.25 ms$ である。前項の演算部もランダムアクセスまたは $165\mu s$ アクセスの記憶に使用できるので、合計して4046語の記憶容量となっている。

遅延線番号 00～14 の長語線、47番の4語線からは命令語が制御用レジスタへ読み出されるようになっているので、命令語としての活動ができる記憶場所は1504語あることになる。

入力情報は各種の入力装置より同期回路を通じて、L 47 に読み込まれ、続いて L 39 へ次々と順序正しく 100 語まで 1 ブロックとして記憶させられる。

出力情報は L 39 から 100 語まで、L 47 からは 4 語が同期回路を通じて各種の出力装置により外部に取り出せる。また出力装置が電動タイプライトの時は AC 1, AC 2, AC 3 からもタイプアウトできるようになっている。

L 47～L 40 のトラックは AND ゲートで数種の相互結合がなされ、色々のエキストラクト操作(16種)ができるようになっている(第3図参照)。



第3図 MELCOM LD-1 の自動演算機能

3. 計算機の基本的状態

計算機が何ら演算活動をしていない状態では、各遅延線を信号パルスが、その語長に相当した個数の単位語（4語長線では4語分）分が直列に連なって循環記憶されているだけである。第3図ではその様子を $\text{---} \triangleright \text{---}$ で示してある。

計算機の活動状態には命令語を読み出しつつある時期 RC と命令語で指定された演算動作を遂行しつつある時期 TR がある。そのいずれでもない時期には RC を待つ場合 WRC と、TR を待つ場合 WTR がある。これらの状態の制御は総合制御回路から発生する電圧 RC, TR で行われる。

総合制御回路には、外部のスイッチ回路の結線があり、外部の人手操作による特定の計算機状態の設定や入出力装置の操作、自動計算開始の操作及びブレークポイント操作を行うことができるようになっている。

（外部スイッチをブレークポイント BP に設定しておくと、記憶プログラムによる自動計算中に命令語中の特定のビット（BP ビット）を検知して自動計算が停止する。BP はプログラム作成時にタイプライト操作により命令語に付加することができるようになっている（第3図右端の表参照）。

4. 数値語と命令語

4・1 数値語

数値は内部2進数で記憶形としては33ビット（内符号1ビット）で示される短数値語（SP）と、66ビット（内符号1ビット）の複数値語（DP）の双方が命令で簡単に使い分けできるようになっている。正の命令語は前者を、負の命令語は後者を取扱うのである（後者には例外あり）。（SP）は入出力の関係で10進数8桁、（DP）は10進数16桁に相当している。

加減算には「2の補数」が使用され、加減算遂行後は累算器内では補数形で記憶されているが、これを一般記憶へ転送すると自動的に記憶形になる。また累算器内でも記憶形にすることがプログラム操作で可能である。

4・2 命令語

命令語の構造とその意味は第3図の右表に示してある。現在は標準約150種あり、その主なるものは付表に示してある。

第3図右表に見る如く、T, N, S, D, C 符号の6部から成立している。T部はTR電圧の発生時を、N部はRC電圧の発生時を計時するために使用され、共

に時間的に動的な動作を行うものである。S, D, C 符号の部は、どのようなゲートの設定（電子回路構成）を行なうかに使用され、時間的に静的である。命令より取扱われる語の情報源としてのアドレスはSとTで示され、送り先のアドレスはDとTで示される。次の命令語を読み出すべきワード時もNで指定されているので、変形2アドレスと言われる命令語形式である。TとNの間の1ビットがBPビットであり、Tの左の最高位ビットは即時演算か、時間待ち演算かを指定するビットで I/D ビットと称せられる。

$S < 60, D < 60$ の命令が基本形であり、これは表に示したような意味を有しているので、トラック間の情報転送形の命令と言える。

遅延記憶トラック番号には60以上のものがないが S, D は共に 63まで使用されている。S, D が 60以上の命令語は特殊命令であり、乗除算、エキストラクト、入出力に関するもの、インデックスレジスタ命令等がこの部類である。この場合はC部は情報伝送の性質を示さない、各々の命令の小分類を示すようになっている。

5. インデックスレジスタ

数値的機械用語による命令にはインデックスを示すビットがない。インデックス操作を行う命令としては $S=60, C>8$ があてられている（付表参照）。付表により理解できるが、4個のインデックスレジスタを指定し、その内容により、S, D, T, N のいずれか或いはその組合せのモディフィケーションが可能であり、インデックスレジスタ内容数を置数する命令も用意されている。

シンボリック機械用語でプログラムする場合には、プログラム編成ルーチン（SIMPR）により、インデックス操作命令とインデックスビットを有しない命令とが自動的に対をなして編成されるようになっている。したがってシンボリック機械用語の命令にはインデックス指定の部分がある。SIMPR そのものは内部数値的命令で作られていることは勿論である。

インデックス操作命令は直後に続いた命令のモディフィケーションを行うのみで、RC だけで終了する。したがって命令語一語として挿入されても演算速度への影響は極めて小となっている。

6. 自動計算における内部動作（第3図参照）

自動計算といっても最初の命令（したがって最初の

RC の発生)は人手により外部スイッチ操作で総合制御部を活動させることにより行われる。以後は自動的に、命令を **RC** で読み、**TR** で遂行し、**RC**, **TR**, **RC**, **TR** ……と計算機状態の推移が行われて自動計算が行われる。**RC** と **TR** の間に、**WTR**, **WRC** が無いようすることはプログラミング技術であり、ミニマムアクセスプログラミングといわれるものである。

6・1 機械内部の情報信号伝送

各遅延回路を循環して記憶されている命令語を示す信号は、**RC** の発生により命令語ラインの一つから **G 1** なるゲートを通じて制御部の 2 種のレジスタへ導びかれる。循環記憶している数値語が、**S** < 60, **D** < 60 なる命令で取扱われる場合には、**T** で示されたワード時に数値語を示す信号が **S** ゲートより **EB** 母線へ取り出されて、符号補数制御回路、**IB**、経路制御回路を経て **LB** 母線より **D** ゲートより送り先のトラックへ送り込まれる。**S** または **D** が 60 より大なる命令の場合は必ずしも **EB** → **LB** の形式の信号伝送は生じない。

6・2 制御部への命令語の読み出し

総合制御部から **RC** が発生すると、これが **G 1** を開いて、命令語ライン選択マトリックスで選択されたラインから命令語情報の信号が導き出される(どのワード時で読まれるかは、プログラム上で先行した命令の **N** で定まる)。インデックス操作命令がプログラム上で先行している場合には、インデックスレジスタ、**G 4** および **FA** により先行しているインデックス操作命令で指定された部分のモディフィケーションが行われる。

モディフィケーションを受けた命令は **G 2** の動作により前半の静的部はスタティックレジスタ **STR** に入り、後半の動的部はダイナミックレジスタ **DYA** に導入される。読まれた命令がインデックスレジスタ内容の置数命令の時は、**G 3** を通じてインデックスレジスタへの置数動作が行われる。

6・3 読み出された命令により生ずる機能

STR に入った静的部は、スタティックコード **S TD** によりデコードされて各種のゲートを動作させるべき電圧を発生し、命令語で指定された演算内容に対応した電子回路の設定が行われる。

DYA はワード時制御回路と共に計時装置を構成し、別に発生しているタイミング信号との時間的相互関係により、いつ **TR** を発生すべきかの制御動作を行う。この計時装置からの信号で計算機の状態制御が行われ、総合制御回路より **TR** が発生する。

TR が発生すると、既に静的に設定されている電子回路を通じて指定された演算操作が行われる。**S** < 60, **D** < 60 の時は前述のように **EB** → **IB** → **LB** の経路で **D** で指定されたトラックに情報信号転送が行われるが、送り先が全加算器 **FA** を有するトラックの場合には、そこに循環記憶している内容と **FA** を通じての加算が行われ、その結果が新らしい循環記憶情報となり、これが加算操作である。加減算いずれの場合も、**EB** → **LB** の途中に符号処理を受けるので、累算器内では結果数は補数形となっている。途中で符号処理を受けないで、記憶形のまま他のトラックに転送を行う場合がコッピイ操作である。このように加算か減算かコッピイか等を指定するのが **C** 部の役目であり、転送時にはそれに適合した電子回路の設定が完了している。

乗除算、桁移動等では **EB**, **LB** は経由しないで、**MQ**, **ID**, **PN** の間で信号のやりとりが行われ、**C** 部はこの場合に乗、除、右桁移動、左桁移動等の小分類を示すように用いられている。

C 部はこのほか転送経路の指定にも用いられる(**S** < 60, **D** < 60 の場合)。すなわち一旦 1 語長トラック、あるいは 2 語長トラックを経由した後、**LB** よりの送り込みを行うという経路指定である。この場合 1 語(**VIA AC 1**)または 2 語(**VIA AC 3**)遅れたワード時に信号の伝送が行われる。これ以上遅れたワード時に宛先へ送り込む場合は一旦アクセストラックに記憶させ、次の命令で所定のワードタイムに転送を行えばよい。この場合プログラム上で命令が 2 個必要となる訳である(1 語長トラックはどのワード時にも情報の受渡しできるランダムアクセスメモリである)。

6・4 即時遂行演算と時間待ち演算

TR を発生させる時期に 2 種類ある。**RC** が済んだ直後のワード時で発生する場合と、あるワード時待ち合せた後発生する場合である。乗除算、入出力の命令は前者に属し、加減算等は後者に属する。後者の場合でもプログラムがミニマムアクセスされている場合には自動計算途中では待ち合せのない能率的な進行が行われる。即時演算か時間待ち演算かは、命令語が読み出される最後のビット(I/D ビット)が 0 か 1 かで決定されるようになっている。

6・5 グループ演算

加算は通常遂行時間が 1 ワード時の時間待ち形の命令で行われるが、この命令の I/D ビットを 0 にしておけば **RC** の直後から **TR** が発生し、**T** 部に示されたワード時の直前まで継続されるような即時演算とな

る。すなわちこの命令が読み出された直後のワード時から、 $T-1$ のワード時までの数個の数値が累算器にグループとして加算されることになる。減算、絶対値加減算、グループコピイ等についても同様であり、この種のグループ演算が容易だということは、数個の加算をプログラム上で操作することの繁雑さを考えると、他には見られない遅延記憶方式の魅力的特徴であり、この方式はグループ演算につき本質的に高速といえる。

6・6 次の命令の読み出し動作

TR が終了すると、 DYA とワード時制御回路で計算されて、 N で示されるワード時で次の命令を読み出すべき RC が発生して次の演算に移行する。ミニマムアクセスされたプログラムの遂行に際しては、 TR の終了直後に RC が発生し、ここにも待ち合せ時間のないことは TR の発生と同様である。

テスト命令は、計算機回路のある個所で、あるワード時に、ある信号パルスが検出されるか否かをみるという演算動作である。何等の信号も検出されない場合は N ワード時に RC が発生することは通常の場合と同様であるが、符号パルス以外のパルスが検出された時は $N+2$ ワード時で、符号パルス以外のパルスが検出された時は $N+1$ ワード時に RC が発生するようにテスト命令動作制御回路が働くようになっている。

以上で本機における自動計算の一駒の動作大要を示した。乗除算の詳細、入出力動作の詳細は紙面の都合上割愛する。これらの自動計算の進行はすべて一定のタイミングで行われる。そのタイミングの最小単位がクロックで、その外命令語内の各部の区切りに相当するタイミングパルス、長トラックのワードタイムを示す数を各ワード時ごとに発生させるナンバーパルス等が刻時の電気信号として発生するようになっている。

7. 演算の並行操作による高速化

一般に乗除算、桁移動等は加減算の多数から成立したものとみなされるので、後者に比して演算に長時間を必要とする。したがって両者を同時に並行的に行なせた場合、総合演算速度の向上が期待できるわけである。

第3図中の STX , DYB 等はこのような操作を行うために設けられた論理回路である。命令語の静的部が STR に入った場合に、もし $S=60$ に対応した信号があれば、この特定の静的部のデコード電圧「 $S=60$ 」により、ゲート G_5 が動作して STR の内容が STX

に導入され、これがさらに STE でデコードされて、乗除算回路の電子回路設定が行われる。引続く動的部に対しては G_6 が動作して DYA へ入らずに DYB に導入されるようになっている。 $S=60$ なる電圧は TX 発生回路を動作させ、 RC 終了直後から TX が発生する（即時遂行演算）。この TX は MQ , ID , PN 相互間の信号伝送を制御するものであり、既に設定完了している回路を通じて乗除算等が遂行されることになる。

DYB は DYA と同様に計時動作を行うものであり、 TX の継続時間を規定する。すなわち何桁乗算するか、何桁移動するかがこれにより制御されるのである。

乗除算、桁移動等が進行中は、 STR も DYA もアイドルである。また MQ , ID , PN に関する S ゲート、 D ゲートは閉であり、これらの回路は EB , LB とは切放されているので、一方において $EB \rightarrow LB$ の形式の命令が遂行可能である。すなわち乗除算、桁移動の命令と、加減算、判断等の命令の遂行が並行的に行なうことになる。この手法は数学的演算の総合速度の向上に有効なものであるが、formulae translation あるいは symbolic interprete (これらには桁移動操作が多く含まれる) に適用して最も効果が大きいと思われる。

8. 対応情報の抽出演算（辞書ひき操作）

特定のコードに対応した数値的情報を抽出する（辞書をひく）操作は、数表の探索と共にプログラムで処理するには厄介な演算の一つである。この演算をエキストラクト演算の特殊な場合として取扱うための論理回路が第3図抽出演算制御回路である。

この演算を示す命令は $S < 60$, $D < 60$, $C = W$ (W は2進数 1100 のローマ字表示) で示される即時遂行形の演算命令である。例えば $S=30$, $D=31$ の場合にはそれぞれのゲートが開となり、 TR 時には $L\ 30$ から絶えず EB へ情報信号の送出がある。これが LB に出現しさえすれば $D=31$ のゲートを通じて $L\ 31$ へ送り込まれるようになっている。 LB に信号が出現するのを抽出的に制御するのが抽出演算論理回路で第3図の記号によればゲート G_7 の出力を示す論理式は次の如くなる。

$$G_7 = EB \cdot L\ 49 \cdot F + EB \cdot L\ 49 \cdot F \quad F = CE \cdot L\ 48$$

$$CE = \text{偶数ワード時項} \quad CE = \text{奇数ワード時項}$$

今 $L\ 48$ に all 1 (11.....11) が記憶されているとすると上式は「偶数ワード時の EB 上の信号と $L\ 49$ か

らの信号が完全に一致しない限りは、偶数ワード時中のいずれかのビットタイムに出力がある」ことを示している。G7 の出力で SF がセットされるから次の奇数ワードでは SF の出力ではなく、したがって G8 の出力もない。だから L30 よりの信号は LB には出現しない。逆に双方が完全に一致しておれば、先行した奇数ワード時の最終パルス CE·t33 により SF はレセッタされたままであるから後続の奇数ワード時には、TR·CE·DX·C=W の項の存在により、G8 の出力が生じ IB→LB の情報信号転送が G9 を通じて行われ、奇数ワード時に抽出るべき情報が L31 へ送り込まれることになる。L49 は 2 語長であるので、その偶数ワードに抽出用のコードを記憶させておけば、この演算により 100 語長のトラックからは奇数ワード時に最大 50 個までの対応情報が一つの命令で抽出できることになる。

上記の演算で SF の信号を AC 2 へも導くことにより抽出された個数を計数することも可能である

抽出用のコードが 1 ワードの小部分である場合には、L48 の対応した領域にのみ all 1 を記憶させて

第3表 シンボリック命令語の変換プログラム

LOC	T	N	S	D	C	NOTE
59	01	28	60	00	0	CLR MQ. ID. PN.
28	30	05	61	00	v	Gate type in
05	05	05	00	61	x	Wate ready
06	08	09	47	56	4	(47.00)--AC1
09	u	14	14	56	44	Lower typed inform. (AC1)--L 44
14	15	16	04	48	0	000000 zz
16	17	18	62	57	6	(04.15)--48.01 (48:AC 1)--AC 2
18	19	20	34	57	9	Least signif. 2 ch. ? x 2 ⁻³²
20	21	23	57	61	z	(34.19)--AC 2 (AC 2) ≠ 0?
23	u	28	28	00	47	--CLR L 47
24	25	26	47	61	z	--(47.01) ≠ 0?
26	29	30	62	57	4	Upperped inform. = 0 (43.44), --AC 2
27	28	31	47	56	0	None addressed. → ≠ 0 (47.00), --AC 1
31	32	33	34	48	0	With address. 0 z 000000
33	34	35	62	53	6	(34.32)--48.00 #*
35	14	36	60	00	5	(*AC 1)--ID ₀ Shift 14 bits (ID) ₀ = #*
36	37	38	62	49	6	#*#*
38	39	41	62	56	7	(48:AC 1) ₁ --49.01 #*#*#*
41	42	43	62	56	7	(48:AC 1) ₁ --AC 1 #*#*
43	44	45	43	48	0	(48:AC 1) ₀ --AC 1 00 zz 0000
45	46	47	62	58	7	(43.00)--48.00
47	48	49	62	56	6	(48:AC 1) ₀ --AC 3 #*#*

第2表 情報抽出加算プログラム

L 00	T	N	S	D	C	NOTE
00	02	03	47	49	0	Extractor
03	04	05	47	48	0	Partial field
05	u 06	06	00	20	z	
06	u 07	07	00	21	z	CLR working line
07	08	09	00	57	z	
09	10	11	00	56	z	
11	u 12	13	10	20	w-	SELECTIVE COPY WITH COUNT
13	u 14	14	11	21	w-	
14	15	16	57	61	z	
16	17	00	01	60	z	(AC2) ≠ 0 ?
17	u 18	18	20	56	5	Jump to 01.00
18	u 19	16	21	56	5	Sum

先行して記憶されている内容

(47.00)=フィールディング情報

(47.02)=品名コード(エキストラクター)

(L 10): 偶数ワードは品名コード、奇数ワードは金額

(L 11): " "

演算結果：AC1 に金額総和、AC2 に個数

[註] 01.00 は 2 進数→10 進数変換及び 10 進数のタイプアウトルーチンの最初の命令が記憶されているアドレスである。

おけばよく、これは一種のフィールド操作である。

この命令の具体的応用としては、多数の品名と金額

第3表 シンボリック命令語の変換プログラム

LOC	T	N	S	D	C	NOTE
49	50	51	04	48	0	000 z 0000 (04.50)→48.00
51	52	53	62	57	7	* _u
53	54	55	62	48	6	(48·AC 1)→AC 2 * _u
55	56	58	48	56	5	(48·AC 1)→48.00 * _u
58	u	61	61	56	56	(48.00)→AC 1+ 4* _u +* _u x 8 (AC 1)→AC 1+ 5* _u +* _u x 8
61	62	63	56	57	5	(AC 1)→AC 2+ (AC 2)→AC 2+ 5 bits left shift
63	u	69	69	57	57	zzzzzzzz (field) (34.70)→49.00 →(47.01)→0?
69	70	71	34	49	0	[addressed?]
71	73	74	47	61	z	→=0
74	75	78	62	57	4	→=(43.44)→AC 1 →≠0 * _s x 2 ⁻²²
75	76	77	53	57	5	(ID)→AC 2
77	78	79	58	56	4	a
79	80	81	34	56	9	"t" * 2 ⁻²⁴ ad (34.80)→AC 1
81	u	86	86	56	56	(AC 1)→AC 1+ 4 bits left shift
86	87	88	56	57	5	* _{bac} * _s (AC 1)→AC 2
88	89	91	47	48	u-	(47.01)→-48.00 eva
91	93	94	49	57	5	* _b * _a * _b * _a * _d * _s * _b * _a (49.01)→AC 2+
94	84	97	00	56	z	CLR AC 1
97	u	98	99	37	56	W
99	00	32	57	56	5	SELECTIVE ADD ;OP from L ³⁷ (AC 2)→AC 1
32	36	60	43	48	0	(43.00)→48.00 00 zz 0000
60	61	80	05	60	2	Jump to 05.80

中から特定の品名に対応した金額のみ抽出し総和（平均値をも）を求める場合に応用できる。第2表はこのようなプログラムの一例である。このような論理を有しない場合に、これだけのことをプログラム操作する手間と演算時間に比較すれば極めて能率的であることは理解できるであろう。

この命令はシンボリックな外部命令を、数値的な内部機械用語に翻訳する Interpreter にも能率的に使用できる。第3表は MELCOM-LD 1 を付表2に示したようなシンボリック単アドレス自動中央小数点式計算機として使用するような命令に変換するための翻訳ルーチン ASIA の一部で数値的外部機械用語によるプログラムで示した。これよりシンボリックにタイプインされた命令が、付表2-(4)に示されたような内部2進数的構造を有する命令に変換される。変換され

たものは T, N, S, D, C と同一構造となっているので命令の遂行時に必要となる翻訳操作が簡単化される。外部のシンボリックオペレーションコードと内部数値コードの対照表は、L 35, L 36, L 37 の3長トラックに辞書として記憶され、これを対応情報抽出演算により辞書ひき操作が LOC 97 の命令で行われるようになっている。この命令に到達するまでに、オペレーションコード以外の部分の10進数→2進数変換、桁移動等が行われて、最後に上記辞書ひき操作が行われて変換を終り、LOC 35 の命令で別のルーチンへとバトンタッチされるのである。

なお LOC 35 の桁移動命令の遂行と並行して、2桁の10進数→2進数の変換が行われていることを2重の縦線で示してある。並行演算操作の例として示した。

第4表 高速演算装置による演算の種類と所要時間

分類	命 令				動 作 内 容	所 要 時 間 WT*
	操 作	P	D	C		
基 本 演 算	FL. Add	63	5	x を (ER) に加えて結果を ER に残す。	4 (8)	
	FL. Subtract	63	9	x を (ER) から引いて結果を ER に残す。	4 (8)	
	FL. Multiply	63	x	x を (ER) に掛けて結果を ER に残す。	4 (8)	
	FL. Divide	63	z	x で (ER) を割って結果を ER に残す。	10 (42)	
	FX. Multiply	62	x	x を (AR) に掛けて結果を AR に残す。	4 (8)	
	FX. Divide	62	z	x で (ER) を割って結果を ER に残す。	13 (48)	
数 変 換	Dec. to Bin	62	4	AR にある 10 進数が 2 進数になって ER に入る。	1 (2) **	
	Bin. to Dec.	62	5	AR にある 2 進数が 10 進数になって ER に入る。	2 (4) **	
群 演 算	FL. Block. Add	u	63	A _i +B _i を C _i に入る。	4 (8) *	**
	FL. Block. Subt	u	63	A _i -B _i を C _i に入る。	4 (8) *	**
	FL. Block. Mult.	u	63	A _i ×B _i を C _i に入る。	4 (8) *	**
	FL. Block. Scale	u	63	(AR)×B _i を C _i に入る。	4 (8) **	
	FX. Block. Add	u	62	A _i +B _i を C _i に入る。	1 (2) *	**
	FX. Block. Subt	u	62	A _i -B _i を C _i に入る。	1 (2) *	**
算 表 演 算	FX. Block. Mult	u	62	A _i ×B _i を C _i に入る。	4 (8) *	**
	FX. Block. Scale	u	62	(AR)×B _i を C _i に入る。	4 (8) *	**
	FL. Max. Select	63	1	Max(X _i) を ER に、対応する i 番号を AR に入る	1 (2) *	**
	FX. Max. Select	62	1		1 (2) *	**
表 演	FL. Table Look	63	7	X _i のうち X _i >(ER) である最初のものを選んで ER に入れ、i 番号を AR に入る。	1 (2) *	**
	FX. Table Look #1	62	7		1 (2) *	**
算	FX. Table Look #2	62	8	X _i =(ER) をみつけて i 番号を AR に入れる。	1 (2) *	**
	FX. Table Look #3	62	9	X _i =(ER) をみつけて A _i を AR に入る。	1 (2) *	**

* () 内は2倍精度の場合, ** 10進1ケタあたりの所要時間

1 WT (ワードタイム)=165 μs

*** 群の中の1個の数の処理に要する時間

FL. 浮動小数点演算, FX. 固定小数点演算

付表 1. 機械用語による命令の外部形式（数値形式とアルファベット形式）

命 令 の 内 容	(Numeric)					Sufix	(Alphabetic)	
	Pre-fix	T	N	S	D	C	I#W#, (OP)/S#T#N#.	
(S.T) をそのまま D.T コピせよ	(u)	T*	N*	S*	D*	0	(-)	(I*)(W*), t D#/S#T*N#.
(S.T) の符号を逆にして D.T にコピ	(u)	T*	N*	S*	D*	1	(-)	(I*)(W*), tchD#/S#T*N#.
(S.T) と (AC1) とを交換せよ								(I*), tvxS#T*N#.
(AC1)→D.T; (S.T)→AC1	(u)	T*	N*	S*	D*	u		(I*), tuxS#/S#T*N#.
(ライン S) をライン D へ撰訳コピ	u	T*	N*	S*	D*	w		(I*) W#, socD#/S#N#.
エキストラクト (40·41)→D.T	(u)	T*	N*	62	D*	0	(-)	(I*)(W*), et 41/D#T*N#.
クリヤして (S.T) を加算せよ		T*	N*	S*	A*	4	(-)	(I*)(I*), acl&/S#T*N#.
アッキュムレータの内容を D.T へ記憶せよ	(u)	T*	N*	A*	D*	4	(-)	(I*)(I*), acld#/& T*N#.
(ID)×(MQ) を PN へクリヤして加算せよ		B*	N*	60	00	1		(I*)(W*), mpy/N#.
(PN)+(ID) を MQ へ残せ (S.P)		B*	N*	60	00	2		(I*)(W*), div/N#.
(MQ) を右へ B# だけ桁移動せよ		B*	N*	60	00	4		(I*)(W*), shl/N#.
(ID) を左へ B# だけ桁移動せよ		B*	N*	60	00	5		(I*)(W*), shr/N#.
(I*) で後続命令のD部をモディファイせよ			N*	60	I#P	0		I*, imd/N#.
" T " "			N*	60	I#P	3		I*, imt/N#.
(I*) でS部を (I+1) でT部をモディファイせよ			N*	60	I#P	1		I*, imst/N#.
(I*) を P だけ増加せよ (P=1,2,4,8)			N*	60	I#P	w	-	I*, inc (p*)/N#.
(I)番インデックス内容+P)<Q#? のテスト	Q#	N*	60	I#P	P	w		I* Q#, inb(p*)/N#.
AC1 の T 部を I 番インデックスに移せ		N*	60	I#P	x			I*, ist/N#.
I 番インデックスの内容を AC1 の T 部に加算せよ		N*	60	I#P	1	y		I*, iadd/N#.
I 番インデックスの内容として Q# を書き込み	Q#	N*	60	I#P	0	z		I*, iset/N#.
T* にマークを付して次は C.N の命令を読み		T*	N*	C*	60	0		(I*), jmpT#/C#N#.
無条件に C.N へ飛べ		T*	N*	C*	60	2		(I*), junc/C#N#.
ST の内容を AC1 に加算して AC1 の命令を実行せよ		T*	N*	S*	60	5		(I*), jax/S#T*N#.
自動計算を一旦中止せよ		T*	N*	00	60	z		halt/N#.
(40·41)≠0? のテスト。=0 なれば N. ≠0 なれば N+1 へとべ	(u)	T*	N*	00	61	0	(-)	(I*)(W*), bt 41/T#N#.
オーバーフロー? のテスト		T*	N*	00	61	v		bof/N#.
(S.T)<0? のテスト。>0 なれば N. <0 なれば N+1 へとべ	(u)	T*	N*	00	61	y	(-)	(I*)(W*), bng/N#.
(S.T)≠0? のテスト	(u)	T*	N*	00	61	z	(-)	(I*)(W*), bnz/N#.
M番の磁気テープへ L 39 の内容を書き込み		L 2*	N*	61	M#0	2		M# wmt/N#.
M番のテーブリーダ上の停止コードを順方向に探せ		L 2*	N*	61	M#K*	4		M#K#, dfsp/N#.
" 逆方向に探せ		L 2*	N*	61	M#K*	4	-	M#K#, drsp/N#.
AC1 の内容を M 番のタイプライタでタイプアウトせよ		L 2*	N*	61	M#1	8		M#0, typx/N#.
L 39 の内容を M 番のエーブンチャでバンチせよ		L 2*	N*	61	M#0	u	(-)	M#0, ppt(s*)/N#.
M 番の磁気テープを読みとれ		L 2*	N*	61	M#0	x		M#0, rmt/N#.
N モード入力に設定せよ		L 1*	N*	63	00	6		forn/N#.
C モード		L 1*	N*	63	00	8		forc/N#.
その他合計約 150 種								

(例1) アドレス 26.12 の内容を CA1 に加算せよ 12 34 26 56 5

(例2) インデックス No. 2 でモディファイされたアドレス 26.12 の内容を AC1 に加算せよ 200, addx/2612 34.

(註) プレフィックス u は群演算を示し、サフィックスはダブルプレンジングを示す。

I#=0~3 (インデックスレジスタ番号), M#=入出力機械番号

W#=群演算におけるワード数, K#=テープのブロック数

&=x, y, z のいずれか (AC1, AC2 AC3 の記号)

9. FLORA による各種高速演算


この付加装置は本体の遅延方式による演算と協調する直並列演算回路により基本演算の高速化と高級な演算の回路化による計算機能の拡充を目的としたもので、構成概要是第4図に示した。これにより処理できる演算の種類と内容、および所要演算時間は第4表に示してある。第4図のEおよびFレジスタはそれぞれ(33+33)ビットのシフトレジスタであり、後者には

15個の全加算器が分布配置されている。EレジスタとFレジスタの間に一群のゲートが設けられているが、これら3者で直並列の高速乗算が行われ、この装置の中心をなす部分である。Rレジスタは8ビットのシフトレジスタで第4表に示した各種演算を制御するために必要となる情報が一時的に記憶される。

演算により内容が異っているが、主遅延記憶部→E (またはF) レジスタ、あるいはE→F レジスタの情報伝送の組合せであり、これにRレジスタが参加し

付表 2. 翻訳命令系 ASIA で用いられる命令群

(1) 相対アドレス設定のタイプライタ操作 (合計 6 種)		pntp 0***a#0 58 000a0~***a# の内容を紙テープへパンチせよ
u=## ユーリスト内容を # とせよ		fxcr 0***a#0 56 ***a# にある固定小数点10進数をタイプアウトしてキャリジレータンせよ
x=## ユーリスト内容を # とせよ		cmtb 0***a#0 53 ***a#0 にある命令をタイプアウトしてタブ動作を行え
(2) アドレスのない命令群 (合計 23 種)		rdtp 0***a#0 45 テープリードして 000a0~***a# へ記憶させよ
(外部 OP) (内部 OP)		cmin 0***a#0 44 命令をタイプインして ***a# へ記憶させよ
(コード) (コード)		fxin 0***a#0 42 固定小数点数をタイプインして ***a# へ記憶させよ
fx-1 122 AO ユーリストの固定小数点数を浮動小数点数になおせ		
tloc 120 自動計算停止直前に遂行された命令の LOC をタイプアウトせよ		
halt 119 自動計算を停止してマニアルモードにせよ		
bell 118 ベルを鳴らせ		
t**c# 111 タブ数を # に、キャリッジ数を # に設定してタイプライタ操作せよ		
#-b#0 108 # 番の B ユーリスト内容を # とせよ		
a-d#0 104 AO ユーリスト内容を # 番 D ユーリストへコピセよ		
(3) アドレスのある命令群 (合計 50 種)		
(外部) (内部)		
OP アド OP		
コード レス コード		
ib< c 0***a#0 91 (#B) に (#D) を加算した結果が (#B)< (#C) なれば # へとべ		
cad 0***a#0 89 (#B) を # 番 A ユーリストへクリヤ加算せよ		
mlt 0***a#0 83 # 番 A ユーリスト内容に (#B) を乗じ結果を # 番 A ユーリストに残せ		
div 0***a#0 82 # 番 A ユーリスト内容を (#B) で除し結果を # 番 A ユーリストに残せ		
*add 0***a#0 79 000a0~***a#0 の内容を # 番 A ユーリストへ群加算せよ		
mean 0***a#0 75 000a0~***a#0 の平均値を計算して # 番 A ユーリストに残せ		
sqrt 0***a#0 74 (#B) の平方根を # 番 A ユーリストに残せ		
nlog 0***a#0 72 (#B) の log e を作り # 番 A ユーリストに残せ		
jump 0***a#0 67 無条件に # へとべ		
ja=0 0***a#0 65 # 番 A ユーリスト内容が =0 なれば # へとべ		
命題へとべ		
(4) 翻訳命令が内部で記憶されている形式		
		(7) (1) (7) (4) (2) (4) (1) ...ビット数
(5) 数値のタイプイン形式		
固定小数点数 整数部 8 桁 小数部 8 桁まで		
(例) 12345678.98765432 1960.12		
浮動小数点数 仮数部 14 桁まで 指数部 2 桁		
(例) 19601225987625/50 (19601225987625 × 10 ⁵)		
-123/55 (-123 × 10 ⁵)		
(註) 記号 #.....10進数 1 キャラクタ (0~9)		
() タイプライタのタブ操作		
α.....u, v, w, x, y, 又は z (u~z ユーリスト)		
A0.....0 番の A ユーリスト (等)		
#.....# 番の B ユーリスト		
(0025u).....25u 番地の内容を示す		
アドレス表示形式 (例)		
0 #z #u #i #j 0025u3		
3 番のインデックスレジスト、および u ユーリストの内容でモディファイされた 25 番地		



第 4 図 高速演算回路の構成

て、いろいろな機能が生ずるようになっている。詳細の説明は別に発表が予定されているので、ここでは機能の紹介だけにとどめておくことにする。

あとがき

電子計算機の総合演算の高速化の手法を MELCO M-LD 1 を引用して具体的に説明した。

本機は研究試作機であり、機器構成上の経済性の考慮は充分でない。また命令語の種類を欲張りすぎた感がないでもない。これらを整理したのが MELCOM-1101 であり目下製品化進捗中である。

参考文献

- 高橋、西野；マンチェスター大学の高速桁上げ回路の追試、情報処理、Vol. 1, No. 1. (1960)
- 穂坂；遅延線によるブロック演算、情報処理、Vol. 1, No. 1. (1960)
- 畔柳；高速演算方式、電子計算と制御、Vol. 2, No. 8~9. (1960)
- 山下英男監修；“電子計算機”(昭和 36 年 6 月、オーム社)。