

最近の電子計算機技術*

— イリノイ大学における研究を中心にして —

元 岡 達**

1. 緒 言

今日、何か話をするように命じられましたのは、私が1年半ほど米国のイリノイ大学の計算機研究所で研究に従事し、その間1962年の夏に München で開かれた IFIP の大会にも出席いたしましたので、その間に見聞してきたことで、皆様のお役に立ちそうなことがあったら話せという御趣旨だと思います。

イリノイ大学の研究所の状況^{1,2)}や IFIP の大会³⁾については、既にいろいろな機会に多くのかたからご報告があり、学会誌のほうにも掲載されていますので、きょうはやや断片的になるかと思いますが、イリノイ大学の研究所の研究のその後の発展を中心にして、高速大形計算機、パターン認識用計算機、超高速論理回路などの研究の動向を時間の許す範囲でお話してみたいと思います。

2. Illiac II

これまでにも何度か話しに出ています Illiac II は1956年に設計を始め、昨年の7月頃中央処理装置が完成しました。その後、磁気ドラムなどの周辺回路の建設、プログラムの整備に仕事の中心が移っておりまます。一段落した段階でありまして、研究の主力は後述するパターン認識用計算機のほうへ移っています。 Illiac II の衛星計算機としては IBM 1401 を使うことになり、入出力関係の諸装置も磁気ドラムを除き、磁気ディスクから、カード入出力装置に至るまですべて IBM の装置がつくことになっています。また使用する言語については、FORTRAN と ALGOL を比較検討した結果、FORTRAN にすることに決定しています。

中央処理装置が一応でき上り、今までの研究結果反省してみるにちょうど良い時期であります。

研究所内部でのこの計算機に対する評価について少しふれてみたいと思います。論理回路としては非同期方式のトランジスタ電流切換形回路を使用しており、1段当たり 5~20 ns の遅れで動作しています。抵抗コンデンサなどに普通の部品を用いた回路としては最高速で動作していると考えております。事実 IBM 7030 などと比較して同程度の速度となっています。ただし情報の長距離伝送 (1 m 以上) に必要な駆動回路は 20 ns 以上の遅れがあり、高速化の一つの隘路となっています。回路自体や構成法についても、種類が多いとか信頼度が十分高くないといった批判が一部にあり、パッケージ化していないので工業化にはまだ問題があるように思えます。Flow Gating Memory と呼ばれるトランジスタで作った 10 語の高速記憶が用いられておりますが、これは 50 ns で動作しており、小容量記憶としては面白いものです。

演算装置については、数の表現に冗長度を与えて高速化するという考えが、 Illiac II では、桁上げ記憶という初步的な形で取り入れられていますが、除算にこれを適用すると非常に有利なことがわかつてきました。

非同期理論の研究から、Speed Independent Logic が Muller 教授によって提案されたわけですが、この思想は経済的理由その他から、 Illiac II にも完全な形では使われていません。しかし、この考えは先回り制御のような複雑な並列動作をやる部分の設計には利用されています。一部に Speed Independent Logic を用いた経験から、この考えを大規模な装置全体に適用することにはかなりの困難があることがわかりました。すなわち、制御装置や演算装置のゲートやレジスタを結ぶリンクについて多くの入力数や出力数が要求され、実現が困難になります。このため将来計算機の設計にこの考え方を使うには、制御の集中化をやめて、各装置に一層多くの自律性を与えることが一つの手段として考えられ、これにはシステム設計に大きな変化が必要となると想像されます。

主記憶装置には 4,096 語が 1 単位となった磁心記憶

* The Recent Techniques in Electronic Digital Computers-on the Research at Digital Computer Laboratory, University of Illinois, by Tohru Moto-oka (Faculty of Engineering, University of Tokyo)

** 東京大学工学部

が2単位分ありますが、これでは不十分ということで4単位に増設する計画を立てています。Word Arrangement 方式で高速化のために partial switching を採用しており、後者は Illiac が最初に採用したもので、速度は第1表にあるとおり、実用されている磁心記憶としては最高速の部類に入ります。1ビット当たり2個の磁心を用いていますが、これは価格の点から問題があります。

命令取り出し段階と命令実行段階を並行して行なうという Concurrency の考えはイリノイで最初にいい出した考えです。IBM 7030 でも Look ahead 方式としてこの考えが採用されていますが、Illiac II では 13 bits からなる短い命令を使うことによって、簡単な方式で目的を達成しています。

今日実用されている大形計算機の代表的なものについて速度を比較したものが第1表です。

第1表

計算機	Illiac II [μs]	IBM 7030 [μs]	ATLAS [μs]
加 算	2.5	1.5	1.3
乗 算	6.6	2.7	3.5
除 算	15.5	9.9	
サイクル時間（記憶）	1.8	2.1	2 (Access)

3. パターン認識用計算機


先にもちょっとふれましたように、イリノイ大学の計算機研究所では現在、パターン認識用計算機が最大の Project となっています。これは霧箱でとった粒子の軌跡パターンを分析することを主目的とした Project ですが、できるだけ汎用化して他の目的にも使えるように考えています¹⁾。同様な Project は MIT その他 2, 3 の大学にもあります。

この計算機の応用分野としては(1) 霧箱の写真の解析のほか、(2) Spark Chamber の写真の解析、(3) 神経組織の解析、(4) 文献の処理などが考えられています。これらの分野に共通な特色としては、

- (a) 比較的均一な大量のデータを取扱う必要があること
- (b) 定まった図形の集合ではなく、あいまいな連続图形であること((4)の文献処理は例外)
- (c) 図形がいろいろな度合に分かれていなくて、黒、白の2色に分離できること
- (d) 正準化の方法として線画にすることができる

ること

などがあげられます。このような特色を持ったパターンの認識用の計算機として、第1図のような構成の計算機を考えています。図のとおり、主記憶装置に入出力装置と3種の処理装置がそれぞれ並列に接続されています。Memory Interface Unit と呼ばれる装置が記憶装置と各処理装置などの間の接続をつかさどり、アドレス修飾など記憶装置に関する情報処理はこの装置が受け持っています。



第1図 パターン認識用計算機

出入力処理装置は一般の計算機が持っている入出力装置のほかに、パターンを読み取るための入力装置があります。写真のネガの読み込みは flying-spot 管により、TV と同様な走査方式で行なうことになっています。顕微鏡、文献を読むにはビディコンを使います。情報の入れ方としては、網膜と同じように、各点の黑白情報の形で読み込む方法と、X方向に走査し、Y方向については、黒い部分の始まる点と、終る点の位置を記憶する方法とが考えられていますが、情報量としてはほぼ同じなので、前者の方法を採用し 4,096 × 4,096 の網目に分けることになっています。読み込みの方法は scanning と measuring に分けられ、前者は全体を高速度で読み取り、後者はある部分を低速ですが精密に読み取る方法です。これは、たとえば人間が樹を見るときに全体をみると、葉1枚に着目して見なおすのに相当します。前者は open loop、後者は closed loop で精密な scanning をやります。通常 scanning をやり、それだけではパターン認識に不十分な場合はその部分について Measuring をして、平均読み込み速度を上げるようにしています。

入力情報の量としては、これらの応用分野はそれぞれ $10^6 \sim 10^7$ flame/year の量があり、たとえば、霧箱の写真では3秒に一つのビームパルスが発生して、それぞれに 1 flame の写真がとられ、このうち 33% が

有効とすると、年に 3.5×10^6 flames となります。これはまた 1.9×10^6 bits/s に相当します。入力装置としては、これは 2 台の走査装置で処理できる情報量です。情報量は処理が進むに従って減少するわけで、最後の高速数値計算機への入力は 500 語/秒（1 語=50 bits）程度となる予定です。

Pattern Articulation Unit（以下 PAU と略す）と呼ばれる処理装置は、入力図形を理想化し、次の認識処理で使うために、これを抽象的なグラフに変換する装置であり、多量の情報を処理できるように大規模な並列化が必要となります。この PAU では $32 \times 32 = 1,024$ の網目について並列演算を行ない、図形の理想化、すなわち、図の端をきめたり細くしたり、凸凹を滑らかにしたり、欠けているところを埋めたりします。これには 2 次元のシフトレジスタの各ビット（総計 1,024）に同じ処理装置（stalactite と呼ぶ）がついたものを用います。細くするには AND, OR などの回路で十分ですが、ギャップを埋めるにはカウンタが必要で、stalactite はそれぞれ 50 本近くのトランジスタを使った装置になります。

このようにして線画になったものについて、結合点と枝路の集合という抽象的なグラフにまで抽象化するにもこの並列処理装置は役立ちます。この目的のためにはピラミッド状に配置された何段かの記憶装置が使われます。

この抽象化されたグラフを説明して認識を行なうためのアルゴリズムはさまざまな方式があり、固定化してしまうことは不適当でありますが、自動プログラミングで用いられる Syntax-compiler に似た機能を主要部分として持っている体系的、循環的なプログラムとなると想像されます。このための処理装置が **Taxicrinic Unit**（以下 TU と略す）と呼ばれる装置です。Taxi とは rank あるいは pattern を、crinic とは judge を意味するギリシャ語です。このようなグラフの操作、探索、説明を目的とする装置は、パターン認識のほかにも機械翻訳、機械分類、文献処理、オートマトンの自動設計、編集といった多くの応用分野があり、将来、四則演算装置と並ぶ重要な装置となるものと思われます。

最後に残った処理装置は **Arithmetic Unit** で、ここでは純粋な四則演算のみをやればよいわけです。ただかなり高速が望まれ、乗算を含めて 1 命令当たり $1 \mu\text{s}$ の速度で計算することが必要です。

このように従来の考え方からすれば、やや特殊目的用

と考えられる情報処理装置も今後、計算機技術の進歩や、応用分野の拡大とともに次第に増加するものと思われます。実際の社会において技術・文化の進歩と共に次第に個人の仕事は専門に細分化されて行くのと同じように、計算機界においても、技術の進歩と共に次第に専用の計算機を使って、能率を高める方向に向うものと考えられます。

4. 超高速回路技術

最後に私が実際に研究にたずさわっていました超高速のディジタル回路関係についてちょっとふれておきたいと思います。計算機に用いられるようなディジタル回路関係で、現在とり上げられている研究の方向は大別して、(1) 超高速化、(2) 小形化、(3) 高信頼度化、の 3 方向に分けられます。

高信頼度を得るための努力は、系統、基本回路、素子といったそれぞれの段階で考えられており、Integrated Circuit の目的も小形化と共に高信頼度化が大きな比重をしめています。また超高速化のためには小形化が必要となり、技術的にはこれら三つの方向は Integrated Circuit を中心に密接な関係を持っています。

高速回路について現在確立され、実用化されている技術としては、トランジスタを用いた 5 ns 程度の遅れのある論理回路と $2 \mu\text{s}$ 前後の cycle time を持った磁心記憶装置ということができますが、次の段階としては、 1 ns 以下の遅れの論理回路と 100 ns 程度の cycle time の記憶装置が目標になっています。記憶装置の場合、速度を抑える本質的な問題は、記憶装置内部での信号の伝送時間で、高速化のためには小形化が必須の条件となります。磁性あるいは超伝導の薄膜がこのような観点からも本命と考えられます。現実には駆動回路および增幅器回路での遅れも cycle time を長くする重要な因子となっています。

超高速論理回路については、エザキ・ダイオードが最も有力な素子と考えられますが、抵抗、コンデンサなど周辺の素子に従来のものを用いていたのでは、トランジスタを用いた場合に比して速度の飛躍的な向上は望めず、分布常数回路技術、Integrated Circuit 技術を導入することによって始めて可能となるものと思われます。現在はこのための地道な努力が積み重ねられている段階といえましょう。

したがって計算機の論理回路をすべてエザキ・ダイオードで作ってしまう試みはまだあまり進んでいません

んが、従来のトランジスタ論理回路の中で、特に高速化することが望ましい部分に部分的に利用すること、たとえば、小容量の記憶装置、高速桁上げ回路などは次第に実用化されつつあります。

前述のとおり、超高速化にともなって、線路での反射、共振あるいは放射損などが問題となり、回路を実現する上での重大な障害となっていますが、光を用いることによって、これらの難点をさけることが考えられ、超高速化の立場からも光の利用が着目され始めました。

以上イリノイ大学における研究を中心にして、最近の計算機技術の動向の一端をお話したわけでありますが、現状を一口にいえば、従来の既存の技術については、一応限界に近いところまで進み、今後の進歩のた

めには、かなり従来のものとは異なった技術が導入される必要があるって、現在は、このための努力が着実に進められている段階であるといえましょう。

参考文献

- 1) D.E. Muller: New Illinois Computer 情報処理 **2**, 6 (Nov. 1961) p. 305
- 2) 相磯: New Illinois Computer の演算および制御装置、情報処理 **3**, 4 (July 1962) p. 207
- 3) 西野: I.F.I.P. Congress 62 の見学旅行に参加して、情報処理 **4**, 1 (Jan. 1963) p. 1
- 4) B.H. McCormick: Design of a Pattern Recognition Digital Computer. Univ. of Ill. Digital Computer Laboratory Report No. 125 (Oct 1962)

(昭和 38 年 7 月 12 日受付)