

ハザードのない最簡論理回路の設計*

福 村 晃 夫** 稲 垣 康 善** 香 村 求**

あらまし

論理演算回路の高速、高信頼化を計るために、素子のおくれのばらつきによって起こる過渡誤り出力(ハザード)を取り除くことが要求される。本論文では、McCluskey によって示された P セット、S セットを用いてハザードを解析し、ハザードのない最簡回路を求める手順を covering の問題、整数解(0, 1 解)の線形計画問題に帰着できた。さらにハザードのない条件は同族変換に対して不变であることを示すとともに、冗長入力のある 3 变数および、冗長入力のない 4 变数の同族類のすべての代表関数に対してハザードのない最簡形を与え、これを表にまとめた。また同時に、同族類の個数、代表関数を求める方法、および代表関数を用いて回路を設計する手順を冗長入力のある場合について拡張した。

1. はしがき

情報処理システムにおいては演算速度と信頼性の向上がつねに要求されるが、この要求をはばむものとして、論理演算素子の動作時間のばらつきによる過渡誤り出力の可能性、すなわち、ハザードの存在がすでに Huffman¹⁾、McCluskey²⁾ らによって指摘されている。このハザードを抑えるためには、十分長い周期の同期パルスを用いる必要があり、このことが同期回路の演算速度を制限する。また非同期順序回路においては、組み合わせ回路の部分にハザードが存在すると状態推移を誤る可能性が生ずる。そこで、ここでは最小数の冗長素子を許容したハザードのない論理回路を設計し、十分の信頼性を保ちつつ演算速度を向上することを考える。

本論文では、はじめにハザードの定義、存在条件を述べ、さらにハザードの存在しない最簡な積和 2 段回路の設計手順を示した。また同族変換によってハザード

の存在しない条件がかわらないことを証明し、冗長入力のある場合の 3 变数、冗長入力のない場合の 4 变数関数のハザードのない最簡な積和形代表関数を、表にして示した。これに伴って冗長入力のある場合の代表関数の個数と、代表関数の選び方、代表関数を用いた設計のしかたが示される。

2. ハザード

この節では、文献²⁾に与えられているハザードの種類、定義、存在条件を以下の記述の便宜のために簡単に述べる。

2.1. ハザード

ハザードは、一口にいえば、入力状態が変化したとき、過渡出力が誤る可能性である。ふつう論理回路は論理関数であらわすことができるが、これは 2 値信号(信号の値、すなわち、状態が 0 または 1 だけでその途中の状態はない)と、零遅延(すべての素子、接点は同時に動作し遅れない)の二つの仮定のもとに記述されている。しかし実際の回路では信号は完全な 2 値ではなく、また動作時間(遅延)も無視できない。ハザードはこれらの事実を考慮したときにはじめて解析できる。ここでは、1 入力変化の組み合わせ回路におけるハザードについて考える。

2.2. P(S) セット、1(0) セット

回路の過渡状態を記述するのに接点回路網では、入出力端子間を閉(開)路にする道をすべてかきあげる方法がある。

[定義 1] 同じリレーで制御される接点に添字 1, 2, … をつけて、各々を区別し、添字のついた文字(接点)の集合において、それらに対応する接点が閉じ(開い)ているときはいつも閉(開)路を作り、そのうち、一つでも開く(閉じる)と閉(開)路を作らない添字のついた文字の集合を回路の P(S) セットという。

AND-OR ゲート回路では、同じ入力でもそれらが異なる素子に入るときには添字をつけて区別し、入力の組み合わせで 1 出力を出すものを P セット、0 出力を出すものを S セットとする。したがって、以後ゲー

* Minimization of Hazard-Free Switching Circuits,
by Teruo Fukumura, Yasuyoshi Inagaki and Motomu Kohmura (Faculty of Engineering, Nagoya University)

** 名古屋大学工学部

ト回路と、接点回路を区別しないで取り扱う。これは、同じリレーで制御される接点の動作のバラツキを考慮することと等価である。

〔定義2〕 P(S) セットの文字の集合から添字を取り除き、同一文字は一つの文字にまとめて作った文字の集合を 1(0) セットと呼ぶ。

〔定義3〕 1(0) セットのうち相補文字（同じ文字が一方で肯定、他方で否定となっているもの）をふくまないような文字の集合を安定 1(0) セット、相補文字を 1 対だけふくんでいるような文字の集合を不安定 1(0) セットとよぶ。

2.3. ハザードの種類・定義・存在条件

2.3.1. 静的ハザード


〔定義4〕 入力変化前の出力と、変化後の出力がともに 1(0) で、その過渡状態において 0(1) 出力をだすようなハザードを静的 1(0) ハザードという。

この静的ハザードは、その存在条件によって二つにわけられる。

(1) 不安定セットによる静的ハザード

不安定 1(0) セットによる静的 0(1) ハザードは、不安定 1(0) セット $\{\alpha^*, \beta^*, \dots, w, w'\}^\dagger$ が存在し、これをおおう 1(0) セット、いいかえれば、 α^*, \dots, β^* の 1 部分からできた 1(0) セットが存在しないとき、しかもそのときに限って存在する。

このハザードは、 $ww' = 0$ が過渡的には、必ずしも成立しない可能性のあることによって起こる。第1図にその例を示す。図の回路は、 a の変化前も変化後も出力は 0 であるが、 $a=0$ から $a=1$ に変化したとき



第1図 不安定セットによる静的 0 ハザードの例


[†] α^* は α または α' をあらわす。また、 α', w' はそれぞれ α, w の否定を示す。

a_1 の応答が時刻 t_1 におこり、 a_2' の応答が少し遅れて t_2 に起こったとすると、出力 f は、時刻 t_1 と t_2 の間では誤り出力 1 を出す。これが不安定セットによる静的 0 ハザードである。

(2) 二つの安定セット間に起こる静的ハザード

このハザードは、二つの安定セット $\{\alpha^*, \dots, \beta^*, w\}$ と、 $\{\lambda^*, \dots, \theta^*, w'\}$ が存在し、この対になった安定 1 セットの両方をおおう 1(0) セットが存在しないとき、しかもそのときに限って存在する。

このハザードは、 $w + w' = 1$ が常にはなりたたないことによる[†]。第2図に例を示す。図の回路において、



第2図 二つの安定セットによる静的 1 ハザードの例


$b=1, c=1$ とすれば a に無関係に $f=1$ である。このとき a が 0 から 1 に変化すれば、 a_2' の応答が t_1 に、 a_1 の応答が $t_2 (> t_1)$ に起こると t_1, t_2 の間に誤り出力 0 を出す。これが静的 1 ハザードである。

2.3.2. 動的ハザード

〔定義5〕 入力変化前の出力が 0(1) で、変化後の出力が 1(0) とするとき、過渡出力が、はじめて 1(0)、つづいて 0(1) が出て、はじめて 1(0) に安定するようなハザードを動的 1(0) ハザードという。

動的ハザードは、機構的には静的 0 ハザードと、静的 1 ハザードとの組合せであるといえる。安定 0 出力から安定 1 出力にかわると、不安定 1 セットによって不安定 1 出力を出し、ついで不安定 0 セットによって不安定 0 出力を出し、さらに安定 1 セットに移って

[†] + は論理和をあらわす。



第3図 動的ハザードの例

安定1出力を出して安定する。第3図にその例を示す。動的ハザードの本質は $a+a\bar{a}$ が過渡的には a にならない点にある。第3図の回路において、出力 f は定常的には $a=0$ で 0, $a=1$ で 1 である。いま a が 0 から 1へ変化したとしよう。そのときの変化に各入力 a_1, a_2, a_3 によって異なる遅れがあり、 a_1 が時刻 t_1 で 0 から 1へ、 a_2' が時刻 $t_2 (> t_1)$ で 1 から 0へ、さらに a_3 が時刻 $t_3 (> t_2)$ で 0 から 1に変化すると、 f の出力は t_1 で 1, t_2 で 0, t_3 で 1となって安定する。

回路を AND-OR の2段回路とした場合には、 $a\bar{a}, a+a\bar{a}$ などという項は入ってこないので、不安定セットによる静的ハザード、および動的ハザードは存在しないが、安定セット間のハザードは、第3吸收律 $ab + \bar{a}c + bc = ab + \bar{a}c$ を使って論理式を簡約した場合に起こってくる。また多段の論理回路では、不安定セットによる静的ハザード、動的ハザードは起こりうるが、回路が与えられてその回路からハザードを除去することはここでは扱わないで、はじめからハザードのない最簡AND-OR 2段回路を設計する方法を述べる。

3. ハザードの存在しない最簡組み合わせ回路の設計

この節では、1入力変化の最簡なAND-ORゲート回路または直並列接点回路を設計する手順を示そう。

3.1. ハザードのない条件

前節で明らかにされたように

(1) 不安定セットが存在しない

(2) 1出力をだす隣接入力状態があればそれらをおおう1セットが存在する
という条件(1)(2)が静的ハザードも、動的ハザードも存在しない条件である。

3.2. 条件(2)を満す1セットおよびそれらを覆う主項を求める手順

以下、出力1を出す入力状態と冗長入力が最小項表示で与えられたとき、ハザードのない最簡な2段AND-OR回路を設計することを問題にする。回路合成では、出力1を出す最小項を1セットとすれば、それらはすべて安定セットであるから、3.1.の条件(1)は考慮せず、条件(2)を満す1セットを作り、つづいて、それらをおおう主項を導くことだけを考える。以下に、これらのことと計算機で行なうのに便利な系統的な方法を示そう。

一般に n 変数論理関数を積和形式であらわせば

$$f(x_1, x_2, \dots, x_n) = \sum_e f(e) x_1^{e_1} x_2^{e_2} \dots x_n^{e_n}, \quad (1)$$

ただし、 $e_i \in \{0, 1, 2\}$ とし、 $x_i^{e_i}$ をつきのように約束する。

$$x_i^{e_i} = \begin{cases} e_i = 0 \text{ のとき } x_i' \text{ (否定)} \\ e_i = 1 \text{ のとき } x_i \\ e_i = 2 \text{ のとき } 1 \end{cases}$$

また、 $f(e)$ はベクトル $e = (e_1, e_2, \dots, e_n)$ の関数で、論理積 $x_1^{e_1} x_2^{e_2} \dots x_n^{e_n}$ が、積和形式に展開された式の中に含まれていれば 1、そうでなければ 0 である。このようにベクトル e は一つの論理積を定めるが、幾何学的には n 次元超立方体の頂点、辺、面、立方体などをきめる。そこで、 e を cube とよぶことにする。

[定義6] cube e の、 $e_i = 2$ である座標の個数をその次元数といふ。また、次元数 k の cube を k -cube といふ。

[定義7] 二つの cube $a = (a_1, a_2, \dots, a_n), b = (b_1, b_2, \dots, b_n), a_i, b_i \in \{0, 1, 2\}$ にたいして、 $a \circ b$ をつきのように定義する。

$$a \circ b = (a_1 \circ b_1, \dots, a_n \circ b_n) \quad (2)$$

ただし、 $a_i \circ b_i$ は第1表で定義されている。

第1表 演算

a_i	0	1	2
b_i	0	y	y
0	0	y	y
1	y	1	y
2	y	y	2

[定義8] 二つの cube a, b にたいして定義される $a \circ b$ に含まれる y の個数を $\#_y(a \circ b)$ とし, もし $\#_y(a \circ b) = 1$ であればこの y を 2 にかきかえて得られるベクトルを cube $a * b$ と定義する.

$\#_y(a \circ b) \geq 2$ のときには, cube $a * b$ は存在しない.

[定義9] 二つの cube a, b において, $a_i = b_i$, あるいは, $a_i \neq b_i$ かつ $a_i = 2$ の関係のいずれかがすべての i について成り立てば, a は b を包含するといふ.

上の定義から, cube $a * b$ は, cube a, b を包含する次元数が 1 だけ高い cube であることが知られる. したがって, つぎの手順 A, B によって, 求めるすべての 1 セットおよび主項が得られる.

手順A 条件(2)を満たす1セットを作る手順

(1) 与えられた出力 1 をだす入力状態の最小項表示を, (1) 式で用いたベクトルで表わす. これは 0-cube である.

(2) 各 0-cube の間に * 演算をおこない 1-cube を作る. この 1-cube が隣接した入力状態をおおう 1 セットである.

(3) 0-cube のうちどの 1-cube にも含まれられない 0 cube と, (2) でできた 1-cube をかきだす.

手順B 主項を作る手順

(1) 与えられた出力 1 をだす入力状態と, 冗長の入力状態をあわせた最小項を, (1) 式で用いたベクトルであらわす.

(2) 各 k -cube の間で * 演算をおこない, $(k+1)$ -cube を作る. ただし, $k=0$ からはじめる.

(3) $(k+1)$ -cube の個数が 0 でなければ, この $(k+1)$ -cube を用いて (2) の操作をおこなう. 0 ならば次へ進む.

(4) 作られた各 k -cube のうち, どの $(k+1)$ -cube にも含まれられていない cube をとり出す.

この主項を作る手順は, McCluskey の方法³⁾と, 0, 1, 2 の記法, および包含関係を定めた点を除いて本質的にかわるところはないが, 計算機プログラムにはかなり便利になっている.

3.3. ハザードのない最簡回路の設計手順

ハザードのない最簡回路を求めるることは, 3.2. の手順 A で得られた 0-cube と, 1-cube を包含する最小個数, または最小文字数の主項の組を, 手順 B で得られた主項の中から選ぶという最小被覆の問題に帰着される. さらにこの最小被覆の問題は, つぎのように 0, 1 解をもつ線形計画問題として定式化される.

(1) 線形計画法による定式化

手順 A で求められた 0-cube と, 1-cube を c_1, \dots, c_m とし, 手順 B で得られた主項をあらわす cube を r_1, \dots, r_n とする. このとき, $a_{ij} (i=1, \dots, n, j=1, \dots, m)$ を r_j が c_i を包含するとき 1, そうでないとき 0 である定数とし, $z_j (j=1, \dots, m)$ を r_j が求める主項のくみにとりいれられるとき 1, そうでないとき 0 となる変数とすれば, 問題はつぎのように定式化される. すなわち

手順 C

制約条件式

$$\sum_{j=1}^n a_{ij} z_j \geq 1 \quad (i=1, \dots, m) \quad (3)$$

のもとで, 目的関数

$$(1) \quad y = 1 + \sum_{j=1}^n z_j, \quad (\text{AND, OR ゲートの総数}) \quad (4)$$

$$(2) \quad y = \sum_{j=1}^n w_j z_j + \sum_{j=1}^n z_j, \quad (\text{ダイオードの総数}) \quad (5)$$

を最小にする z_j (0 または 1, $j=1, \dots, n$) を求める.

ただし, $w_j = N - d_j$ であって, d_j は cube r_j の次元数, N は入力変数の個数とする.

目的関数 (4) 式の第 1 項は, 最終段の OR 素子の数, 第 2 項は AND 素子の数, また目的関数 (5) 式の第 1 項は AND 論理演算を行なうのに必要なダイオードの数で, w_j は一つの AND 回路に入る入力線(ダイオード)の数, 第 2 項は OR 論理演算に用いられるダイオードの総数である.

このようにして手順 A, B, C を用いれば, 目的関数 (4) 式, または, (5) 式が最小といいう意味で最簡単ハザードのない回路を求めることができる.

(2) 制約条件式と変数の削減

整数解の L.P. についてはいろいろと研究されていて, たとえば Gomory,⁴⁾ Balas⁵⁾ の方法を用いて解くことができるが, 変数の数, 制約条件式の数は少ない方が解くにも容易である. そこで, 前節で定式化した線形計画問題の制約条件式と変数の削減がのぞまれる. そのために, つぎの三つの性質を用いることができる.

性質 (1) $a_{ij_1}=1, a_{ij}=0 (j \neq j_1)$ ならば, $z_{j_1}=1$. したがって $a_{kj_1}=1$ である条件式は考慮する必要はない. これは j 番目の条件式が

$$z_{j_1} \geq 1 \quad (6)$$

したがって $z_{j_1}=1$ であることによって, z_{j_1} をふく

むすべての条件式が満たされることから明らかである。

性質(2) 第 i_1, i_2 番目の条件式に対して $a_{i_1 j}=1$ のときつねに $a_{i_2 j}=1$ ならば、 i_2 番目の条件式は考慮しなくてもよい。これは、 i_1 番目の制約条件式が満たされていれば必ずしも i_2 番目の式が満たされていることを示しており、明らかである。

性質(3) z_{j_1} と z_{j_2} の係数について $a_{i_1 j_1}=1$ のときつねに $a_{i_2 j_2}=1$ ならば、 $z_{j_1}=0$ である。

このような場合の制約条件式をかくと

$$z_{j_1} + z_{j_2} + \sum_{j \neq j_1, j_2} a_{i_1 j} z_j \geq 1 \quad (7)$$

$$z_{j_2} + \sum_{j \neq j_1, j_2} a_{i_2 j} z_j \geq 1 \quad (8)$$

$$\sum_{j \neq j_1, j_2} a_{i_1 j} z_j \geq 1 \quad (9)$$

の三つの型に分けられる。 j_1, j_2 をふくまない、 \sum の項だけでは(7)～(9)式が満たされていれば $z_{j_1}=z_{j_2}=0$ 。(9)式はなりたつが(7)、(8)式が \sum の部分では満たされていないとき、(8)式を満たすためには $z_{j_2}=1$ としなければならない。そうすれば(7)式はなりたっているから $z_{j_1}=0$ 。

これらの性質は、それぞれ a_{ij} を要素とする $m \times n$ 行列において、1をレ印にし、0をとり除いて得られる主項表における(1)必須項、(2) column dominance、(3) row dominance と対応している。

なお、主項表を簡約して、もうこれ以上簡約できなくなったり *cyclic table* に対して從来考えられてきたいろいろな方法、たとえば、Quine⁶⁾による試行錯誤法、McCluskey³⁾による改良した試行錯誤法、Roth⁷⁾による topological な解法、Gimpel⁸⁾、McCluskey⁹⁾らによる Boolean Representation の方法などは、本質的にはすべて試行錯誤（または、しらみつぶし）法で、系統的に解を求めることが困難である。しかし、上に明らかにしたように L.P. を用いれば、目的関数最小の意味での最簡単なハザードのない論理回路を求めることができる。


4. 同族変換と同族類の個数

この節では、ハザードのない最簡単論理回路を関数の同族類ごとに設計する準備として、ハザードが存在しないよう設計された回路（論理関数）に同族変換を施してもやはりハザードが存在しないことをまず示し、ついで冗長入力のある場合もふくめた同族類の個数を求め、さらにその代表関数を決める方法について述べる。

4.1. 同族変換とハザード

n 变数論理関数 $f(x_1, \dots, x_n)$ にたいする三つの変換(1)变数の否定、(2)变数の置換、(3)関数の否定を同族変換といふ。同族変換を有限回施すことによってたがいに移ることのできる関数の間の関係を R とすれば、この関係 R は論理関数の集合の上の同値関係であり、 R によって論理関数全体を同値類にわけることができる。同じ同値類にふくまれる論理関数は同族関数といわれる。

冗長入力（組み合わせ禁止）のある n 变数論理関数は、第4図のように n 次直積空間 $\{0, 1\}^n$ から、 $\{0, 1, d\}$



第4図 冗長入力のある論理関数 f の対応関係

$\{0, 1, d\}$ の空間への多対1写像である。このことは、 n 次元超立方体の 2^n 個の各頂点に 0, 1, d の値をわりあてる同じ意味である。

n 次元超立方体の上で同族変換を考えてみると、变数の否定、置換によって頂点間のヘミングの距離は不变であることから、0, 1, d をわりあてられた図形 (n 次元超立方体的一部分) が合同であれば同族である。また関数の否定にたいしては、0をわりあてられた頂点に1を、1をわりあてられた頂点に0をわりあて、 d はそのままとしたときに合同になれば同族である。

この同族変換とハザードについてつぎの定理が成立する。

〔定理1〕 ハザードが存在しないように設計された回路（論理関数）に同族変換を施してもやはりハザードは存在しない（証明略）。

同族変換は、变数の名前のつけかたの変換、および0と1の変換の組み合わせにはかならず、变数の置換によっては、1(0)セットの要素の名前が変わり、变数の否定によっては、1(0)セットの対応する要素が否定されるだけであり、また、関数の否定によっては、1(0)セットの要素が否定された形で0(1)セットの要素になる。したがって、变数の置換、否定については明らかに、また関数の否定については1セットと

0 セットが双対な関係にあることに注意すればただちに、同族変換によってハザードが新しく生じないことが知られる。

定理 1 を考慮すれば、同族類の代表関数のハザードのない最簡形が知られれば、それに同族変換を施すことによってそれと同族な任意の関数のハザードのない最簡形が求められる。したがって、一般に 2^n 個の n 変数論理関数のすべてでなく、各同族類の代表関数のハザードのない最簡形を求めておけば、同族変換を行なうことによって任意のハザードのない最簡形が得られる。

4.2. 冗長入力のある場合の同族類の個数

同値関係 R によって類別される類の個数を知ることは、実際に代表関数を求めるうえで興味深い問題である。冗長入力のない場合にたいしては、群論を用いてすでに種々の結果¹⁰⁾ が得られている。ここではとくに冗長入力のある場合にたいする考察が冗長入力のない場合とほとんど同じ議論ですすめられるが、以下に明らかにされるように、冗長入力のない場合にたいする結果は、冗長入力のある場合の特別の場合であることが知られる。

変数の否定、置換による同族変換に対して、つぎの定理が成立する¹⁰⁾。

〔定理 2〕 サイクルインデックス多項式 Z_{G_n} は次式であらわされる。

$$\begin{aligned} Z_{G_n} &= Z_{C_2^n \otimes S_n} \\ &= \frac{1}{n! 2^n} \sum_{\substack{(j) \\ k}} \prod_{j=1}^n j_i! (2i)^{j_i} \times \prod_{i=1}^n \left(\prod_{m \in i} f_m^{e_m(m)} \right. \\ &\quad \left. + \prod_{\substack{m \in i \\ m \neq k}} f_m^{g(m)} \right)^{x_j} \end{aligned} \quad (10)$$

$\sum_{(j)}$ は n の分割すべてに対してとり、 $e(k)$, $g(2k)$ は

$$e(k) = \frac{1}{k} \sum_{m \mid k} 2^m \mu\left(\frac{k}{m}\right) \quad (11)$$

$$g(2k) = \frac{1}{2k} \sum_{\substack{m \mid 2k \\ m \neq k}} 2^{\frac{m}{2}} \mu\left(\frac{2k}{m}\right) \quad (12)$$

ただし、 $\mu(a)$ は Möbius 関数†。ここで \times 演算は

$$f_p^p \times f_q^{q} = f_{\langle p, q \rangle}^{i_p, i_q(p, q)} \quad (13)$$

ただし、 (p, q) は G.C.M.、 $\langle p, q \rangle$ は L.C.M. また

† Möbius 関数 $\mu(a) = \begin{cases} 0 & a \text{ が } 1 \text{ と異なる平方数でわり切れるとき} \\ (-1)^k & a \text{ が } 1 \text{ と異なる平方数でわり切れないとき, ただし } a \text{ の素な約数の個数} \end{cases}$

$$f_m^{\times j_i} = \overbrace{f_m \times f_m \times \cdots \times f_m}^{j_i} \quad (14)$$

ここで、 C_2^n は n 変数の否定の群で、要素を 0, 1, 単位元を 0, とし、演算 \oplus (環和, mod 2 の加法) が定義される群 C_2 の n 次直積としてあらわされる。この変数の否定による変換 $i \in C_2^n$ は、 n 変数論理関数を $f(x_1, \dots, x_n)$ とすると

$$\begin{aligned} i \cdot f(x_1, \dots, x_n) &= (i_1, \dots, i_n) \cdot f(x_1, \dots, x_n) \\ &= f(x_1^{i_1}, \dots, x_n^{i_n}) \end{aligned} \quad (15)$$

ここで

$$x_j^i = \begin{cases} x_j & i_j = 0 \text{ のとき} \\ x_j' & i_j = 1 \text{ のとき} \end{cases}$$

また、 S_n は n 変数の置換の群で n 次の対称群、 f_i は多項式の不定元である。ボリアの定理¹¹⁾によれば、 f_i に $\Psi(x_1^i, \dots, x_r^i)$ を代入すれば、代表関数の個数をかぞえる級数 (母関数) が得られる。ここで、 $\Psi(x_1, \dots, x_r)$ は figure counting 級数で、

$$\Psi(x_1, \dots, x_r) = \sum_{i=1}^r \varphi_i x_i \quad (16)$$

とあらわされ、 φ_i は、値域 R を r 個の互いに素な部分集合にわけたときの R_i の要素の数である。

冗長入力のある論理関数の場合には、値域 R を三つの部分集合 R_0 , R_1 , R_d とすると、それぞれの要素の数は 1 であるから、 $\Psi(x_0, x_1, x_d) = x_0 + x_1 + x_d$ 、これを (10) 式に代入すると、 $x_0^{k-k-l} x_1^l x_d^l$ の係数が、1 に写像される頂点が k 個で、 d に写像される頂点が l 個である関数の類の個数をあらわす母関数が得られる。また類の総数は、(10) 式で $f_i = 3$ (冗長のない場合は 2) とおけば得られる。

3 変数関数について計算した結果を (17) 式、(18) 式に示す。そのサイクルインデックス多項式は

$$\begin{aligned} Z_{G_3} &= \frac{1}{48} (f_1^8 + 6f_1^4 f_2^2 + 8f_1^2 f_3^2 + 12f_4^2 + 13f_2^4 \\ &\quad + 8f_2 f_6) \end{aligned} \quad (17)$$

代表関数の個数をかぞえる母関数は

$$\begin{aligned} Z_{G_3} &= x_1^8 + x_1^7 x_d + 3x_1^6 x_d^2 + 3x_1^5 x_d^3 + 6x_1^4 x_d^4 \\ &\quad + 3x_1^3 x_d^5 + 3x_1^2 x_d^6 + x_1 x_d^7 + x_d^8 + x_0 x_1^7 \\ &\quad + 3x_0 x_1^6 x_d + 6x_0 x_1^5 x_d^2 + 10x_0 x_1^4 x_d^3 \\ &\quad + 10x_0 x_1^3 x_d + 6x_0 x_1^2 x_d^5 + 3x_0 x_1 x_d^6 \\ &\quad + x_0 x_d^7 + 3x_0 x_1^6 + 6x_0^2 x_1^5 x_d + 16x_0^2 x_1^4 x_d^2 \\ &\quad + 17x_0^2 x_1^3 x_d^3 + 16x_0^2 x_1^2 x_d^4 + 6x_0^2 x_1 x_d^5 \\ &\quad + 3x_0^2 x_d^6 + 3x_0^3 x_1^5 + 10x_0^3 x_1^4 x_d + 3x_0^3 x_d^5 \\ &\quad + 6x_0^4 x_1^4 + 10x_0^4 x_1^3 x_d + 16x_0^4 x_1^2 x_d^2 \\ &\quad + 10x_0^4 x_1 x_d^3 + 6x_0^4 x_d^4 + 3x_0^6 x_1^2 \\ &\quad + 3x_0^6 x_1 x_d + 3x_0^6 x_d^2 + x_0^7 x_1 + x_0^7 x_d + x_0^8 \end{aligned} \quad (18)$$

第2表 同族変換による類の個数

n	冗長入力のない場合			冗長入力のある場合		
	総 数	変数の否定・置換	関数の否定もいれる	総 数	変数の否定・置換	関数の否定もいれる
2	16	6	4	81	21	13
3	256	22	14	6,561	267	155
4	65,536	402	238	43,046,721	132,102	6万程度
5	4,294,967,296	1,228,158	60万程度	—	—	—

(注) 冗長入力のない場合の資料は文献(10)を引用した

関数の否定も考慮した場合の類の数は、次の定理によって求められる。

〔定理3〕 関数の否定を考えないときの類の数を N , 1 に写像される頂点の数と, 0 に写像される頂点の数の等しい類の数を M とすると、関数の否定を考えたときの類の総数は

$$\frac{M+N}{2} \quad (19)$$

この場合、代表関数として、0 に写像される頂点の数が 1 に写像される頂点の数より多いものをとるとする。

冗長入力のある場合、およびない場合の類の個数を、変数の数が 2~5 の場合について第2表に示す。

4.3. 冗長入力のある場合の Invariant と代表関数のきめ方

同族類の個数は、4.2. で求められたが、ここでは同族類であることを表わす量 (invariant) を定め、それから類の代表関数を定める方法について述べる。

関数 f の重み $w_d(f)$, $w_a(f)$ を、それぞれ、1 に写像される頂点の数、および、1 に写像される頂点の数と d に写像される頂点の数の和とし、関数 f と n 個の変数とを辞書的順序で環和して得られる関数の重みの系列

$$\{w_d(f), w_d(f \oplus x_1), \dots, w_d(f \oplus x_n), \\ w_d(f \oplus x_1 \oplus x_2), \dots, w_d(f \oplus x_{n-1} \oplus x_n), \dots, \\ w_d(f \oplus x_1 \oplus \dots \oplus x_n), w_a(f), w_a(f \oplus x_1), \dots, \\ \dots, w_a(f \oplus x_1 \oplus x_2), \dots, w_a(f \oplus x_1 \oplus \dots \oplus x_n)\} \quad (20)$$

を計算し、この系列を、10 進数としてみたとき最小になる系列（最小系列といふ）にするように、次の手順で変換する。

〔最小系列を求める手順〕

(1) $w_a(f) + w_d(f) > 2^n$ のときは 0 に写像された頂点を 1 に、1 に写像された頂点を 0 に、 d はそのままにして重みを計算し直す。この操作は関数を否定することに対応している。

(2) $w_d(f \oplus x_i) > 2^{n-1}$ ならば x_i の関係している重みをすべて $2^n - w$ におきかえる。また $w_d(f \oplus x_i) = 2^{n-1}$ のときは、 x_i の関係している重みを $2^n - w$ にかえてみて、この系列を 10 進数としてみたとき小さくなればこの変換を行なう。これは変数の否定に対応している。

(3) $w_d(f \oplus x_i)$ と $w_d(f \oplus x_j)$ を変換して（ただし x_i, x_j をふくむすべての重みについて）系列が小さくなれば交換する。これは変数の置換に対応している。

(4) w_d について最小系列が得られたら、これを動かさない範囲で w_a に (2), (3) の変換を行ない最小系列を得る。


この得られた最小系列を関数 f の invariant と呼ぶ。関数 f の重みの系列がすでに最小系列のとき、関数 f を正規形という。正規形の関数を代表関数にえらぶ。

5. 代表関数と Invariant を用いたハザードのない最簡論理回路の設計

5.1. 設計手順

ハザードのない最簡形にした n 変数関数の代表関数と、その invariant の表が与えられているとする。任意の n 変数関数のハザードのない最簡回路を得るには次の手順による。

- (1) 与えられた関数の重みの系列を計算する。
- (2) 4.2. で述べた変換をして invariant を得る。この場合用いた変換を順に記述しておく。



第5図 代表関数と Invariant を用いた
設計手順

(3) この invariant と等しい invariant をもった代表関数をみつけ、そのハザードのない最簡形に(2)で記述した変換の逆変換をする。(1), (2), (3)

の手順で任意の関数のハザードのない最簡形が得られる。

この手順を図式的に示すと、第5図のようになる。

第3表 冗長入力のある3変数代表関数の Invariant とハザードのない最簡形

No.	Invariant	1-頂点 d-頂点	関数	No.	Invariant	1-頂点 d-頂点	関数
1	044444444	044444444	-	81	42244234	222443444	67 34 XY
2	133355533	044444444	-	82	42244234	224444662	47 36 YZ+XZ*
3	222444444	044444444	-	83	42244234	224442446	39 45 ZY+Z+Z*
4	224444246	044444444	-	84	42244234	24442234	34 56 XYZ+XZ*
5	244422254	044444444	-	85	42244234	24442444	45 55 XZ*
6	313355335	044444444	-	86	42244234	24442445	56 34 XYZ+YZ*
7	333333373	044444444	-	87	51333355	22444423	36 34 XY+YZ*
8	333333337	044444444	-	88	51333355	24442424	35 45 XY+YZ
9	404444444	044444444	-	89	51333355	24224454	37 455 YZ
10	444440444	044444444	-	90	51333355	22445444	37 345 X
11	444444440	044444444	-	91	51333355	22444432	47 355 X
12	422442445	044444444	-	92	51333355	22444244	46 357 X
13	42244254	044444444	-	93	51333355	24442234	34 557 XY+YZ
14	47442245	044444444	-	94	53331553	22424544	57 234 Z
15	53335557	044444444	-	95	53331553	22444432	47 235 Z
16	53331553	044444444	-	96	53331553	24224445	35 247 XYZ+YV*
17	51333355	044444444	-	97	53331553	24442324	34 257 XYZ+YV*, YZ+XZ, XY+YZ
18	64442224	044444444	-	98	53331553	26242444	45 237 YV*
19	62244242	044444444	-	99	53331553	24624224	24 357 XYZ+YV*
20	62242444	044444444	-	100	53335557	24463446	06 357 XYZ+YZ+YV
21	733333335	044444444	-	101	53335557	22444406	53 037 XY+XZ
22	244444444	044444444	-	102	53335557	24445354	07 356 XYZ+YZ, XY+YZ+XV, XYZ+Z+XZ
23	13335553	33335553	7	103	53335557	22324444	67 035 XY
24	22244444	3335553	7	104	53335557	22444224	53 134 Z+VY+VZ, YZ+X+XV
25	22444246	33355535	6	105	53335557	24442224	48 135 Z
26	24442254	33355535	6	106	53335557	24442254	34 135 XYZ+YV*, XAN+XZ, XZ+XZ, XAZ+YZ
27	31335535	33355335	6	107	53335557	28444472	42 457 Z+X+YZ
28	31335535	33355335	6	108	53335557	22444406	27 455 XYZ+X
29	53333373	33355353	7	109	53335557	24224422	33 455 Z
30	33333373	33355353	4	110	53335557	24424422	35 457 YZ+X
31	33333373	33333373	3	111	53335557	22424444	37 1245 X
32	33333373	33333373	35	112	53335557	22444423	53 1247 X
33	33333373	33355353	7	113	53335557	22444422	47 1256 X
34	404444444	33355353	7	114	53324244	23244244	45 1377 X+Y
35	444444440	33355353	7	115	53224244	24424440	36 2437 X+Y
36	42224445	33355353	357	116	53224244	24424423	34 2437 X+Y
37	42224445	33355353	7	117	53224244	24242444	57 2345 X
38	42244254	33355353	7	118	53224244	22444242	56 2347 X
39	42244254	33353335	4	119	53224244	22424444	57 2345 X
40	42442424	33353335	6	120	31335535	31335535	287 - XY+XZ
41	42442244	53333355	3	121	33333373	33333373	347 - XY+Z+YZ
42	42442244	35533355	4	122	33333373	33333337	352 - XYZ+YZ+XVZ
43	53335557	33335553	7	123	304444444	31335535	567 4 XY+VY
44	53335557	33335537	0	124	404440444	335151533	245 3 XYZ+VY
45	53335557	56555557	0	125	44444440	33353551	247 3 XYZ+VY
46	53331553	33335537	7	126	42244246	31335353	567 3 Z+VY
47	53331553	33335353	5	127	42244246	33333337	365 7 Z+VY+XZ
48	53331553	33335353	4	128	42424264	33333373	347 6 Z+VY
49	53333335	33335353	7	129	42424264	31335353	467 3 Z+VY
50	51333335	33353353	6	130	42442243	33333153	345 5 XY+XZ
51	51333355	35533353	4	131	42442246	31553335	453 3 XY+XZ
52	51333355	35533353	4	132	42422423	33333337	352 4 XY+VY
53	54442224	33353335	7	133	51333355	33333337	347 5 XY+VY
54	62444242	33353333	7	134	51333355	31353533	37 45 XY+VY
55	62244242	33353333	6	135	51333355	31353335	453 37 XY+VY
56	52444242	33533333	2	136	53333335	33333335	345 57 XY+VY
57	62244244	33353333	5	137	51333355	33333337	356 47 XY+VY
58	52244444	33353333	5	138	51333355	33135355	357 45 XY+VY
59	733333333	33335353	7	139	51333355	31335335	567 34 XY+VY
60	733333333	33335353	6	140	53331553	33551533	245 37 XY+VY
61	733333333	35533333	4	141	53331553	33531353	345 27 XY+VY+YZ
62	22244444	22244444	67	142	53331553	33333337	352 4 XY+VY+YZ, XYZ+VY
63	22444232	22444232	50	143	53331553	33333373	347 25 XYZ+VY
64	24442254	24442254	34	144	53331553	33333337	347 25 XY+VY
65	31335533	22244232	57	145	53331553	33333337	357 24 XY+VY
66	31335533	22444232	5	146	53333355	33333337	557 03 XY+VY
67	333333373	24442254	34	147	53333557	33757555	057 35 XY+VY+Z
68	333333373	24424454	37	148	53333557	33333337	359 07 XY+VY+Z
69	333333373	22444452	47	149	53333557	33333535	056 37 XY+VY+Z
70	33333337	22444232	56	150	40444244	40444244	4537 - XY
71	404444444	222444444	67	151	444404444	444404444	2345 - XY+VY
72	404444444	22444423	56	152	44444440	44444440	1247 - XY+VY
73	44440444	25224444	23	153	42224446	42224446	3567 - XY+VY+Z
74	44440444	24422424	34	154	42244264	42244264	3467 - XY+VY+Z
75	44440444	24422445	35	155	42442245	42442245	3456 - XY+VY+Z
76	44444400	22444422	47				
77	42224444	22244444	57				
78	42224444	22444425	56				
79	42244254	22422444	37				
80	42244254	24442254	34				

(注) 1. 1 頂点, d-頂点は2進表示を10進化した数で示してある。
2. 関数 W* は W の否定を, XYZ は X, Y, Z の論理積, + は論理和を表す。

第4表 冗長入力のない4変数代表関数のInvariantとハザードのない最簡形

注) 1. 1-頂点, 関数については第3表の(注)と同じ.
 2. 関数の10進表示は、各論理素の3進表示を10進化した数で示す

この手順では、用意する代表関数が最簡であれば得られる関数は最簡の、またハザードがなければハザードがない関数が得られる。

5.2. ハザードのない代表関数

5.1. の設計手順を用いるには、すべての正規形の関数をしらべ、それらをハザードのない最簡形にしておくことが必要である。そこで正規形の関数を取り出し、その invariant と、ハザードのない最簡形を 2, 3, 4 節で述べてきた手順にしたがって NEAC 2203 を用いて求めた。その結果を第 3, 4 表に示す。第 3 表は冗長入力のある 3 变数、第 4 表は冗長入力のない 4 变数のすべての代表関数の表である。なお冗長入力のない 4 变数の場合には L.P. を使うには至らなかった。NEAC 2203 は小形で、あまり高速ではないので、4 变数関数 238 個の invariant と最簡形を求めるのに約 2 時間を要した。

5.3. 例題（冗長入力のある 3 变数問題）

$$f = \sum_1 0, 1, 3 + \sum_7 7$$

重みの系列 $w_d(f)$, $w_d(f \oplus X)$, $w_d(f \oplus Y)$, $w_d(f \oplus Z)$, $w_d(f \oplus X \oplus Y)$, $w_d(f \oplus X \oplus Z)$, $w_d(f \oplus Y \oplus Z)$, $w_d(f \oplus X \oplus Y \oplus Z)$ (以下 w_i についても同じ) を作ると

$$46426464 \quad 37535355$$

これに、変数 X の否定、変数 Y, Z の置換をすると

$$42244264 \quad 31355353$$

これは第 3 表の 129 番 $XY + XZ'$ の invariant に等しい。したがって

$$\begin{aligned} f_{129} &= (23)(100)f(X, Y, Z) \\ f(X, Y, Z) &= (100)^{-1}(23)^{-1}f_{129} \\ &= (100)(23)(XY + XZ') \\ &= (100)(XZ + XY') = X'Z + X'Y' \end{aligned}$$

よって求める最簡形は、 $f = X'Z + X'Y'$ 。

6. む す び

本論文の結果として、積和 2 段回路で入力変化が一つのとき、線形計画法を用いてハザードが存在しない最簡形—AND-OR パッケージ数、またはダイオードの総数最小の意味で一を求める設計手順がえられた。さらにハザードのない回路に同族変換を施しても、ハザードがないことが示され、同族類の個数、代表関数をきめる方法が冗長入力のある関数に対しても拡張できた。ここで得られた手順に従って、冗長入力のある

3 变数、冗長入力のない場合の 4 变数関数に対して、ハザードのない最簡形と、変換に対する invariant が求められた。またこの表を用いて最簡論理関数を設計する手順も示した。しかし、この設計方法は 5 变数以上では代表関数の個数が多すぎて扱い得ない。また整数解、とくに 0, 1 解の L.P. の解法にも考えるべきことが多く残されているが、これらのこととはまた別の機会に論じたい。

7. 謝 辞

日頃、御指導頂く本学池谷和夫教授、また熱心な御討論いただく研究室の皆さんに感謝します。

参 考 文 献

- 1) Huffman, D.A.: Design of hazard-free switching circuits, J.A.C.M., 4, Jan. 1957.
- 2) McCluskey, Jr., E.J.: Transient in combinational logic circuit, in Redundancy technique for computing system, pp. 9~46 Spartan Books, Washington D.C., 1962.
- 3) McCluskey, Jr., E.J.: Minimization of Boolean functions, Bell Syst. tech. J., 11, 1956, pp. 1417~1442.
- 4) Gomory, R.E.: An Algorithm for integer solutions to linear programs, Princeton-IBM Mathematical Research Project, Tech. Rept. 1, Nov. 1958.
- 5) Balas, E.: An additive algorithm for solving linear programs with 0, 1 variables, Operations Research, July~Angust, 1965.
- 6) Phister, M. 尾崎弘訳：ディジタル回路の論理設計、朝倉書店、東京、1958, pp. 66~118.
- 7) Roth, J.P.: Algebraic topological methods for synthesis of switching system I, Trans. of American Mathematical Society, 88, July, 1958, pp. 301~326.
- 8) Gimpel, J.F.: Reduction technique for prime implicant table, IEEE Trans. EC-15, August, 1965, pp. 535~541
- 9) 宇田川鉢久；論理数学とディジタル回路、朝倉書店、東京、1963.
- 10) Harrison, M.A.: Introduction to switching and automata theory, pp. 123~167 McGraw Hill, New York, 1965.
- 11) Polya, G.: Kombinatorische Anzahlbestimmungen für Gruppen, Graphen und Chemische Verbindungen, Acta Mathematica, 68, 1937.

(昭和 42 年 3 月 2 日受付)