HPC アプリケーションの性能可搬性に関する一検討

小	松	—	彦 ^{†1,†4}	⁺江	Л	隆	輔 ^{†1,†}	⁴ 安	田	—	$\Psi^{\dagger 2}$
撫	佐	昭	裕 ^{†3}	松	畄	浩	司†3	小	林	広	明†1

近年 HPC システムの多様化が進む中で,様々な HPC システムにおいても性能を引き出すことが可 能な性能可搬性の高い HPC アプリケーションの開発が重要になりつつある.しかしながら,一般的 に,HPC アプリケーションは1つの HPC システムに高度に最適化されているため,他の HPC シス テムでも高い性能を引き出すのは難しい.本報告では,HPC アプリケーションの性能可搬性を調査す るために,特定の HPC システム向けに適用された最適化手法を様々な HPC システムを用いて評価 し,その効果と性能可搬性について議論する.

Performance Portability Issues on Modern HPC Systems

Kazuhiko Komatsu, $^{\dagger 1,\dagger 4}$ Ryusuke Egawa, $^{\dagger 1,\dagger 4}$ Ippei Yasuta, $^{\dagger 2}$ Akihiko Musa, $^{\dagger 3}$ Kouji Matsuoka $^{\dagger 3}$ and Hiroaki Kobayashi $^{\dagger 1}$

Since many types of HPC systems have been become avaiable recently, developing HPC applications that can exploit the potential of various HPC systems is getting very important. However, the HPC applications are not always the best ones for various HPC systems since HPC applications have been optimized for individual HPC system. This report discusses the performance portability of the basic optimization for individual HPC system through performance evaluations using 5 different HPC systems.

1. はじめに

近年,半導体微細加工技術の進歩によってプロセッ サに搭載できるトランジスタ数が増加している.これ によって,プロセッサの設計空間が広がり,様々なアー キテクチャのプロセッサが登場している.例えば,近 年の汎用型スカラプロセッサには,複数の高性能コア と大容量キャッシュが搭載されている.さらには高性 能コアだけでなく描画専用コアが搭載されている汎用 型スカラプロセッサもある.

このようなプロセッサの多様化に伴い,先端科学や 工学分野における大規模計算アプリケーション (HPC アプリケーション)を支える大規模計算システム (HPC システム)の多様化も同様に進んでいる.高い実効メモ リバンド幅を有し,大量の要素を一括して演算可能な ベクトル型スーパーコンピュータ^{1),2)} や複数コアの汎 用型スカラプロセッサを多数接続し並列計算を行うス カラ並列型スーパーコンピュータ³⁾,数百のシンプルな コアを持つアクセラレータと汎用型スカラプロセッサ を混載するアクセラレータ型スーパーコンピュータ⁴⁾ など,様々な種類の HPC システムが開発されている⁵⁾.

HPC システムの多様化によって, HPC アプリケー ションは様々な環境で実行することが可能かどうかと いう可搬性だけでなく,様々な HPC システムの高い性 能を引き出すことが可能かどうかという性能可搬性の 重要性も急速に増している.

ー般的に HPC アプリケーションのライフタイムは 非常に長いと言われている⁶⁾.例えば,1度作成された HPC アプリケーションがその時々の HPC システムに 最適化・チューニングされながら,数十年間使われ続 ける場合もある.しかしながら,このように HPC シ ステムに合わせて進化し,高度に最適化された HPC アプリケーションが,必ずしも異なる HPC システム において実行できる,または高い性能を引き出すこと が可能であるとは限らない.ヘッダファイルや数値演 算ライブラリ,プログラムの記述方法などのシステム に依存している箇所を修正することで実行することは

^{†1} 東北大学サイバーサイエンスセンター

Cyberscience Center, Tohoku University

^{†2} 東北大学大学院情報科学研究科

Graduate School of Information Sciences, Tohoku University †3 日本電気株式会社

NEC Corporation †4 科学技術振興機構戰略的創造研究推進事業 Japan Science and Technology Agency, Core Research for Evolutional Science and Technology



図 1 NEC SX-9 のアーキテクチャ

できても, HPC システムの本来の性能を最大限に発 揮するためにはアルゴリズムから考慮し直すなどの大 幅なコードの修正が必要になる可能性がある.

本報告では, HPC アプリケーションにおける性能可 搬性を調査するために,特定の HPC システム向けに 最適化された HPC アプリケーションを様々な HPC シ ステムで評価する.HPC システムとしてベクトル型 スーパーコンピュータ NEC SX-9,スカラ並列型スー パーコンピュータとして,Intel Nehalem EX Cluster, Fujitsu FX1, Fujitsu FX10, Hitachi SR16000 M1 の合 計5つを取り上げ,各プラットフォームの特徴を考慮 しつつ性能解析を行う.これによって,HPC アプリ ケーションにおいて,よく利用される最適化手法の性 能可搬性について議論を行う.

2. 大規模計算システム

近年のHPCシステムの性能向上は著しく,多種多様 なHPCシステムが登場している⁵⁾.大量の計算を同時 に処理することができるベクトルプロセッサを搭載す るベクトル型スーパーコンピュータや汎用スカラプロ セッサを搭載するスカラ並列型スーパーコンピュータ, シンプルなコアを多数搭載する描画処理用プロセッサ (Graphics Processing Unit, GPU) などを用いて計算を 行うアクセラレータ型スーパーコンピュータなど,プ ロセッサのアーキテクチャやシステム構成によりその 特徴が異なる.

本節では,本報告で取り上げる5つのHPCシステムの概要とその特徴について述べる.

2.1 ベクトル型スーパーコンピュータ

NEC SX-9 は大規模な SMP(Symmetric Multi Processing) ノードから構成されるベクトル型スーパーコ ンピュータである⁷⁾. 図1に NEC SX-9 ベクトルプロ



セッサのアーキテクチャを示す.各 SMP ノードは理 論性能 102.4Gflops/s のベクトルプロセッサを 16 個搭 載しており,各ベクトルプロセッサでは 256 要素の同 一演算を同時に処理することが可能である.SMP ノー ドは片方向 128GB/s の高速な専用クロスバースイッチ IXS により)接続されている.

NEC SX-9 の特徴の1つとして,高いメモリバンド 幅が挙げられる.メインメモリを32768 個のメモリバ ンクに分割し,インタリーブにより複数のメモリバン クから同時にデータを転送することにより,1ソケッ トあたり256GB/s,1SMP ノードあたり4TB/sという 非常に高いメモリバンド幅を実現する.メモリバンド 幅で実効性能が律速されるHPC アプリケーションも 多く,この高いメモリバンド幅を活用することで高い 実効性能を達成することができる.

また, NEC SX-9 は大規模共有メモリを有している. 各ソケットとメモリがクロスバーで接続され, SMP ノード内の全てのプロセッサから全てのメモリへ直接 アクセスすることができる.このような大容量かつ 高いメモリバンド幅の共有メモリシステムによって, ノード内においてはプロセッサ間の通信がメモリアク セスと同等になるため, NEC SX-9 のアプリケーショ ン開発者は容易に大規模 SMP 並列処理を行うことが できる.

また,図1に示すように,NEC SX-9にはオンチッ プメモリである ADB(Assignable Data Buffer)が搭載 されている.ADBは256KBの容量を持つソフトウェ ア制御が可能なオンチップキャッシュメモリである. HPC アプリケーションにおける再利用性の高いデータ を ADBに保存し,演算に必要なデータを ADBとメ インメモリから共に供給することができる.ADBを 利用することで最大メモリバンド幅と演算性能の比が



図 3 Fujitsu FX1 のノードアーキテクチャ

4Bytes/Flop と高くなり,メモリバンド幅への要求が 高い科学技術計算においても高い実効性能を引き出す ことが可能である.

2.2 スカラ並列型スーパーコンピュータ

Intel Nehalem EX クラスタ, Fujitsu FX-1, Fujitsu FX-10, Hitachi SR16000 M1 は, それぞれ Intel Nehalem EX, Fujitsu SPARC64VII, Fujitsu SPARC64IXfx, IBM Power 7 といった汎用型スカラプロセッサを多数搭載 するスカラ並列型スーパーコンピュータである.複数 のコアを持つ汎用型スカラプロセッサを1つまたは複 数個用いて1ノードを構成し,このノードを Infiniband などの高速なネットワークで多数接続することで,数 万から数百万のコアを搭載するスカラ並列型スーパー コンピュータを構築する.基本的には容易に並列化が 可能なアプリケーションを膨大な数のコアで並列処理 (Massively Parallel Processing) を行うことで,高い演 算性能を実現する.例えば,分子動力学や遺伝子解析, パラメータ探索などのアプリケーションは,各処理が 独立しており,処理同士でのデータのやりとりが少な いため,大規模なスカラ並列型スーパーコンピュータ に適している.

汎用型スカラプロセッサは,一般的に深いパイプラ イン段数で構成されるため,パイプラインをストール させないように,投機的実行や out-of-order 実行を行 う.また,浮動小数点演算性能を高めるために,複数 のデータに対して同じ浮動小数点演算を実行すること が可能な SIMD(Single Instruction Multiple Data) 演算 器やメモリアクセスレイテンシを隠蔽するための大容 量のオンチップキャッシュメモリを備えている.汎用型 スカラプロセッサの性能を引き出すためには,SIMD 演算器や大容量キャッシュメモリを効率的に利用でき るかが重要となる.



2.2.1 Intel Nehalem EX Cluster

図 2 に Intel Nehalem EX Cluster のアーキテクチャ を示す⁸⁾.1 ノードは4つの Intel Nehalem EX プロセッ サで構成されており、ノード間は片方向 4GB/s の Infiniband で接続されている.各プロセッサは8つのコ アを搭載しており、各プロセッサがそれぞれメモリを 管理する NUMA アーキクチャである.プロセッサ間 は QPI で接続されており、片方向あたり 12.8GB/s の バンド幅を持つ.

Intel Nehalem EX Cluster で高い実効性能を実現する ためには,SIMD 演算器や大容量キャッシュメモリの 活用の他に,自プロセッサが管理するメモリ領域への ファーストタッチを考慮したデータの保存やアフィニ ティの設定が重要となる.他のプロセッサが管理する メモリ領域へアクセスには,QPIを介したプロセス間 通信が必要となり,メモリバンド幅やレイテンシなど メモリ性能が低下してしまい,HPC アプリケーション の実効性能を低下させる要因となりうる.

2.2.2 Fujitsu FX-1, FX10

図3にFujitsu FX1のアーキテクチャを示す⁹⁾.1つ のノードに4コアを搭載するSPARC64VIIプロセッサ で構成されており、ノード間は片方向2GB/sのInfinibandで接続されている.SPARC64VIIはSIMD演算 器の他に、複数コア間の同期を高速に行うためのハー ドウェアバリア機構を備えている.これにより、複数 スレッド間の同期オーバーヘッドを低減することで、 スレッド並列性能を高めている.

理論メモリバンド幅と理論演算性能の比は1Bytes/Flop と,他のスカラ並列型スーパーコンピュータと比べて 高いが,STREAM benchmark により実効メモリバン ド幅を測定すると,10GB/s と理論メモリバンド幅性 能の約1/4 となっている.



図 5 Hitachi SR16000 M1 のノードアーキテクチャ

図4にFujitsu FX10のアーキテクチャを示す¹⁰.1つ のノードに16コアを搭載するSPARC64IXfx プロセッ サで構成されており,ノード間は3次元メッシュ/トー ラスネットワークで接続されている.1Tofu グループで ある12計算ノード内は片方向20GB/s,Tofu グループ 同士は片方向5GB/sで接続されている.SPARC64IXfx は,SIMD演算の強化,レジスタの拡張,ソフトウェ アで制御可能なキャッシュの搭載に加えて,メモリコ ントローラを内蔵することで,バンド幅を高めている. 実効メモリバンド幅が理論メモリバンド幅の約8割程 度と,SPARC64VIIに比べて,実効メモリバンド幅効 率が高くなっている.

2.2.3 Hitachi SR16000 M1

図 5 に Hitachi SR16000 M1 のアーキテクチャを示 す¹¹⁾. ノード構成は 1 ノードは 4 つの IBM Power 7 プロセッサで構成されており, ノード間は片方向最大 24GB/s 階層型完全結合で接続されている.8 つのコ アを搭載している IBM Power 7 は SMT(Simultaneous Multi-Threading) 機能をサポートしており,各コアに 2 スレッド割り当てることで,1 ノードで最大 64 ス レッドまで SMP 並列処理が可能である.

また, Intel Nehalem Cluster と同様に, 各プロセッサ がそれぞれメモリ管理する NUMA アーキクチャであ り,他のプロセッサが管理するメモリ領域へアクセス が必要な場合は,片方向あたり 48GB/s の XYZABClink を介したプロセス間通信が必要となり,メモリバ ンド幅やレイテンシなどメモリ性能が低下する.

Hitachi SR16000 M1 は他のスカラ並列型スーパーコ ンピュータに比べ,メモリバンド幅が高く,比較的大 きな SMP 並列処理が可能である.そのため,メモリ 性能を引き出せるようにデータを配置することによっ て,並列処理が簡単な HPC アプリケーションだけで なく,依存関係や通信が必要な HPC アプリケーショ ンにおいても他のスカラ並列型スーパーコンピュータ に比べ高い性能を期待できる.

3. HPC アプリケーションにおける最適化手法

本節では HPC アプリケーションによく適用される 代表的な最適化手法とその効果について概説する.

3.1 一時変数の利用

ループ中に同じ配列要素を複数回用いて演算を行う 場合,同一データが複数回読み込まれ,冗長なメモリ アクセスが発生する場合がある.一時変数にデータを 保存することで,この冗長なメモリアクセスを削減す ることができるため,HPC アプリケーションを高速化 できる.

しかしながら,一時変数の保存にはプロセッサ中の レジスタが使われるため,レジスタが不足してしまい, レジスタに保存されているデータをメモリに書き戻す レジスタスピルが発生してしまう恐れがある.その結 果,メモリアクセスが増大してしまい,性能低下を引 き起こす可能性がある.

3.2 ループ分散

ループ本体を分割し,複数のループに分けるループ 分散を行うことで,ループ内の処理が大きい場合に発 生するレジスタスピルを抑制することができる.さら に,ループ内に利用されるデータの参照局所性を高め る効果がある.より多くの再利用性のあるデータがオ ンチップメモリに格納され,オンチップメモリが効率 的に利用される可能性がある.

一方,ループ自体の数が増加するため,比較などの ループ条件の判定や分岐などのループ制御が増え,性 能低下を引き起こす可能性がある.このため,ループ 分散では,利用レジスタ数の削減およびオンチップメ モリの効率的な利用とループのオーバーヘッドによる 性能低下とのトレードオフがある.

3.3 未定義変数の削除

ループ中の if 文などの条件文でのみ定義される変数 が存在する場合,前のイタレーションで定義される変 数を参照する可能性があるため,コンパイラによる自 動並列化や自動ベクトル化ができない.ループのはじ めに変数を定義し,ループ間の依存関係を解消するこ とで,コンパイラによる自動並列化や自動ベクトル化 を促進できる.

また,コードの可読性や保守性の観点からも変数を 事前に定義し,未定義変数を削減する方が好ましい. 3.4 条件文のループ外への移動

ループ内にある if 文などの条件判定文をループの外 に移動し,条件文中でループ処理を行う.これにより,

HPC System	Peak Gflops/s	Sockets/node	Cores/socket	Memory BW GB/s	On-chip Memory	B/F
NEC SX-9	1676.8	16	1	256	256 KB ADB	2.5
Intel Nehalem EX	289.92	4	8	34.1	256 KB L2/core, 24 MB shared L3	0.47
Fujitsu FX1	41.28	1	4	40	6 MB shared L2	1.0
Fujitsu FX10	236	1	16	85	12 MB shared L2	0.36
Hitachi SR16000 M1	980.48	4	8	128	256 KB L2/core, 32 MB shared L3	0.52

表 1 対象とする HPC システムのノード性能

コンパイラによる自動並列化や自動ベクトル化の阻害 となる条件分岐処理がループ中になくなり,自動並列 化や自動ベクトル化が促進される.しかしながら,条 件判定文ごとに同じループを複数回記述する必要があ る場合があり,コードの可読性や保守性が低下する可 能性がある.

3.5 ループ展開

ループ展開は,複数の繰り返し演算を展開し,少数 の繰り返しまたは1度で処理する手法である.これに より,ループの繰り返しに必要となるループ判定処理 や分岐処理が削減できる.また,複数の繰り返しに含 まれる同一のメモリアクセスが,1回で済むためメモ リアクセス数を削減できる.したがって,ループ中に おける演算の割合が増加し,演算器を効率的に利用す ることができる¹²⁾.さらに,長さが短いループを展開 することで,外側のループでの自動並列処理や自動ベ クトル処理を促進する効果も見込める.

一方で,ループ展開によってメモリアクセス数が削減できない場合,ループに含まれるメモリアクセス数が増加する.その結果,外側ループにおける時間的局所性が減少し,キャッシュヒット率が低下する可能性がある.

3.6 ループ内不変量コードの移動

ループ内で毎回演算される同一結果の演算を,ルー プの前に移動し,1度だけ計算する.ループ内ではそ の演算結果を参照することによって,冗長な演算を削 減することができる.ループに依存しない計算を予め ループの外に括り出すことで必要な演算が減るため, 高速化が見込める.

3.7 ループの1重化

ループの1重化は複数のループを1つのループにま とめ、ループの長さを長くする.これにより、ベクト ル処理において同時に演算できる要素数を増やすこと ができる.しかしながら、ループ展開と同様に、ルー プに含まれるメモリアクセス数が増加し、オンチップ メモリの利用効率低下を招く可能性がある.したがっ て、ループ1重化は、ベクトル処理の演算効率向上と オンチップメモリの利用効率低下の可能性を考慮し適 用する必要がある.

4. 各最適化手法の性能可搬性評価

本節では,3章に挙げた代表的な最適化手法をNEC SX-9向けに適用し,2章で取り上げた表1のHPCシ ステムを用いて,性能評価を行う.各HPCシステム の特徴に基づき,性能評価結果の考察を行い,性能可 搬性について議論を行う.

4.1 性能評価環境

HPC アプリケーションとして,東北大学サイバーサ イエンスセンターで実際に利用されている海流シミュ レーションや飛行機周りの流体解析シミュレーション, ナノプラズマの生成シミュレーション,地震波の伝搬 シミュレーション,ジェットエンジンの混合燃焼シミュ レーションの5つの実アプリケーションを用いる.各 HPC アプリケーションにおける主要カーネルを抜き 出し,それぞれのカーネルに対して NEC SX-9 向けの 最適化を行う.特定の HPC システムに最適化された カーネルを様々な HPC システムで評価することによ り,性能可搬性について議論する.海流シミュレーショ ンには一時変数の利用,流体解析シミュレーションに はループ分散,ナノプラズマ生成シミュレーションの 2つのカーネルにはそれぞれ未定義変数の削除と条件 文の条件文のループ外への移動,地震波の伝搬シミュ レーションにはループ内不変量コードの移動とループ 展開の両方,混合燃焼シミュレーションにはループの 1 重化を適用する.

4.2 マルチプラットフォーム環境における性能可搬 性評価

図6から図11に各HPCにおける最適化手法の速度 向上率をそれぞれ示す.横軸にHPCシステム,縦軸 に最適化手法を適用することによる速度向上率を示す.

図6に一時変数の利用による速度向上を示す.評価 用カーネルでは,ループ中に2度読み込んでいる同じ 配列の要素を一時変数に代入し,計算結果を配列に書 き戻している.図6を見ると,NEC SX-9では約1.9 倍の速度向上を得られている.SX-9のメモリレイテ ンシが大きくため,最適化を適用する前には1回目の データ転送が完了する前に,次の同一のデータ転送命 令が発行されていたが,最適化適用後には一時変数を



利用することで2回目のデータ転送を削減すること が出来た.しかしながら,スカラ並列型スーパーコン ピュータにおいては一時変数の利用による性能の変化 はほとんど見られない.これは汎用型スカラプロセッ サの大容量キャッシュに必要なデータが保存されるた め,一時変数を用いなくとも冗長なメモリアクセスが 発生しないためだと考えられる.以上より,一時変数 の利用による最適化はメモリアクセスレイテンシが長 いプロセッサで効果的であると考えられる.また,こ の最適化を適用しても性能が低下するなど悪影響は見 られず,性能が向上する可能性があるため,性能可搬 性は良いと言える.

図7にループ分散による効果を示す.評価用カー ネルでは,ループ内の処理が大きくレジスタスピルが 発生する可能性があるため,ループ分散によりレジス タスピルの抑制とオンチップメモリの効率的利用が見 込める.図7を見ると,SX-9ではループ内の処理を 分割することにより演算に必要なレジスタ数を削減す ることができ、また再利用性のあるデータをより多く ADB に格納できたため,約2.4 倍の性能向上が得られ ている.またスカラレジスタ数が比較的多い Hitachi SR16000 M1 でも約 10%の速度向上が得られている. 一方,その他の HPC システムでは,ループ分散によ る利用されるレジスタ数の削減効果が表れていない. むしろ,ループの条件判定や分岐などの制御が増加し, 性能低下を引き起こしている.特に Fujitsu FX10 や Intel Nehalem では,約45%,約20%もそれぞれ性能 が低下している.1core での実験において同程度性能 が低下を引き起こしている.ループ分散は HPC シス

テムに応じて性能が2倍以上も向上する場合もあれ ば,性能が半分近くまで低下する場合もあり,今回の 分割粒度においては性能可搬性が高くないと言える.

図8に未定義変数の削減による効果を示す.評価用 カーネルではループ内のif文が真の時のみ変数が定義 されるため,ループ間の依存関係を解消できずにいた. ループ内の最初に同じif文を用いて変数を定義または 初期化することにより,未定義変数を削減し,コンパ イラによる並列化およびベクトル化を促進する.図8 を見ると,最大で約10%程度の速度向上が見られる. Hitachi SR16000 M1 やSX-9, Intel Nehalem EX では未 定義変数を削除することにより,自動ベクトル化が促 進され速度が向上する.意図的な未定義変数以外は基 本的に削除すべきであり,性能可搬性が高いと言える. また,未定義変数に関してはコンパイラによる取り扱 いの違いが性能に影響する可能性もあり,最適化手法 だけでなくコンパイラ自体も HPC アプリケーション の性能可搬性を検討対象になりうると考えられる.

図9に条件文のループ外への移動の効果を示す.評価用カーネルでは,ループ内のいくつかのif文で参照している変数が不変なため,ループの外に出すことにより,ループ内の並列化やベクトル化を促進する.図9を見ると,約11から158倍の速度向上と条件文の追い出しが全てのHPCシステムにおいて非常に効果が高い.特にベクトル型スーパーコンピュータであるNEC SX-9において,効率的に条件分岐をベクトル処理するにはマスクを用いた演算が必要になるが,ループの外へ条件文を移動することによって,ループ内の処理が効率的にベクトル化されたため,非常に高い速



度向上を達成している.以上より,条件文のループ外 への移動は HPC システムによらず効果が高く,性能 可搬性は非常に高く有用である.

図 10 にループ内不変量コードの移動とループ展開 による効果を示す.評価カーネルではループ内に多く あるループに依存しない計算をループ外で出すことに より,演算の削減を行う.また,ループの長さが短い ループを展開し,自動並列化や自動ベクトル化を促し ている.図 10 を見ると,約 24 から 105 倍と全ての HPC システムにおいて高い速度向上が得られている. ループ内不変量コードの移動は演算が大幅に削減する ことができるため,いずれの HPC システムも効果が高 く,性能可搬性は非常に高く有用な最適化手法である.

図 11 にループ1 重化による効果を示す.評価用カー ネルでは,効率的なベクトル処理を実現するために,3 重ループを1重化してループ長を伸ばしている.これ により,より多くの要素を同時に計算することが可能 になる NEC SX-9 ではベクトル長の増加により約 13 倍の速度向上が得られている.しかしながら,スカラ 並列型スーパーコンピュータでは4から9割ほど性能 の低下が見られる.これはループ内で利用されるデー タが多く,キャッシュ内に収まらなくなり,キャッシュ ヒット率の低下を招いたためだと考えられる.特に, Hitachi SR16000 M1 では約 90%, Fujitsu FX10 では約 60%も性能が低下している.搭載されるコアの数が多 く,コア当たりの共有キャッシュの容量が少ないため, 影響が大きかったと考えられる.以上より,ループ1 重化はベクトルプロセッサでは非常に有効であるが, 汎用型スカラプロセッサでは性能低下を招きやすく, 性能可搬性が低いことが分かる.

4.3 ルーフラインモデルを用いた性能解析

多くの HPC アプリケーションにおける実効性能はメ モリバンド幅に依存していると言われており, Williams らはメモリバンド幅を考慮したプロセッサの性能モデ ルとして, ルーフラインモデルを提案している¹³. ルー



図 13 ルーフラインモデルによる不変量コードの移動の性能解析

フラインモデルはアプリケーションに含まれる演算量 とメモリから転送されるデータ量の比 Flops/Byte を演 算密度と定義し,演算密度が低いアプリケーションで はメモリバンド幅が,演算密度が高いアプリケーション つては演算性能が実効性能を律速する性能モデルであ る.このルーフラインモデルを用いることで,各 HPC システムの特徴を考慮した性能解析が可能である.

4.2 節で性能可搬性が高くなかったループ分散と高 かったループ内不変量コードの移動の効果をルーフラ インモデルを使って示した物を図 12 と図 13 にそれぞ れ示す.単色四角マークが最適化を適用しない場合, 四角に白十字マークが最適化を適用した場合を示して いる.各色がそれぞれの HPC システムに対応する.

図12を見ると、ループ分散によってカーネルのFlops/Byte はほぼ変化がない.これはループ分散によって 増加するのは条件判定や分岐であり、浮動小数点演算 やメモリアクセスがほぼ変わらないためである.また、 ループ分散による最適化後の実効性能はレジスタスピ ルを抑制した NEC SX-9 の実効性能が向上している. 各 HPC システムにおける実効性能を見ると、メモリ バンド幅による実効性能の上限までまだ余地がある. そのため、レジスタ数の少ない HPC システムにおい ても、さらに細かくループ本体を分割し、レジスタス ピルを解消することで性能向上をもたらす可能性があ る.分割方法の粒度を変更し、より詳細に評価を行い 性能可搬性を調査する必要がある.

4.2 節の結果からも冗長な演算を削減するループ内 不変量コードの移動は,どの HPC システムにおいても 有効であり,性能可搬性が高い.図13を見ると,ルー プ内の演算が削減されるため,最適化前と後で演算密 度が小さくなり,ルーフラインモデル上のそれぞれの 点は左側に移動する.したがって,メモリ性能によっ て実効性能が律速されやすくなるため,オンチップメ モリの利用など,演算密度を高める効果がある最適化 との相性が良いことが分かる.図13において,実効 性能がメモリ性能に律速されている Fujitsu FX1 では, これ以上演算性能を高めても実効性能が向上する余地 はなく,演算密度を高める最適化が必要があるのが分 かる.

5. おわりに

HPC システムの多様化が進むにつれ,可搬性および 性能可搬性の高い HPC アプリケーションへの需要が 高まっている.現在の HPC アプリケーションは1つ の HPC システムに合わせて高度に最適化されており, 必ずしも他の HPC システムにおいて高い性能を引き 出すことができるとは限らない.このような背景のも と,本報告では,現状の HPC アプリケーションの性 能可搬性を調査するために,ベクトル型スーパーコン ピュータ向けの最適化手法を様々な HPC システムを 用いて評価を行った.評価結果に基づきて解析を行う ことによって,各最適化手法の性能可搬性について議 論した.今後の課題として,スカラ並列型スーパーコ ンピュータ向けの最適化手法も対象として,スカラ並 列型スーパーコンピュータ同士の効果の違いを明らか にすることが挙げられる.

6. 謝辞

本研究は,北海道大学情報基盤センター,東北大学 サイバーサイエンスセンター,東京大学情報基盤セ ンター,名古屋大学情報基盤センターのスーパーコン ピュータを利用することで実現することができた.本 研究の一部は,文部科学省科研費研究(S)(21226018) と科学技術振興機構(JST)戦略的創造研究推進事業 (CREST)研究領域「ポストペタスケール高性能計算 に質するシステムソフトウェア技術の創出」研究課題 「進化的アプローチによる超並列複合システム向け開 発環境の創出」の助成を受けている.

参考文献

- Takashi Soga, Akihiro Musa, Youichi Shimomura, Ryusuke Egawa, Ken'ichi Itakura, Hiroyuki Takizawa, Koki Okabe, and Hiroaki Kobayashi. Performance evaluation of nec sx-9 using real science and engineering applications. In *Proceedings of the Conference on High Performance Computing Networking, Storage and Analysis*, SC '09, pp. 28:1–28:12, 2009.
- Thomas H. Dunigan Jr., Jeffrey S. Vetter, James B. WhiteIII, and PatrickH. Worley. Performance evaluation of the cray x1 distributed shared-memory architecture. *IEEE Micro*, Vol. 25, No. 1, pp. 30–40, January 2005.

- 3) Yukihiro Hasegawa, Jun-Ichi Iwata, Miwako Tsuji, Daisuke Takahashi, Atsushi Oshiyama, Kazuo Minami, Taisuke Boku, Fumiyoshi Shoji, Atsuya Uno, Motoyoshi Kurokawa, Hikaru Inoue, Ikuo Miyoshi, and Mitsuo Yokokawa. First-principles calculations of electron states of a silicon nanowire with 100,000 atoms on the k computer. In *Proceedings of 2011 International Conference for High Performance Computing, Networking, Storage and Analysis*, SC '11, pp. 1:1–1:11, 2011.
- 4) Abtin Rahimian, Ilya Lashuk, Shravan Veerapaneni, Aparna Chandramowlishwaran, Dhairya Malhotra, Logan Moon, Rahul Sampath, Aashay Shringarpure, Jeffrey Vetter, Richard Vuduc, Denis Zorin, and George Biros. Petascale direct numerical simulation of blood flow on 200k cores and heterogeneous architectures. In *Proceedings of the* 2010 ACM/IEEE International Conference for High Performance Computing, Networking, Storage and Analysis, SC '10, pp. 1–11, 2010.
- 5) Top 500 supercomputers sites. http://www.top500.org/.
- 6) D.Dig F.Kjolstad and M.Snir. Bringing the HPC Programmer's IDE into the 21st Century through Refactoring. In SPLASH 2010 Workshop on Concurrency for the Application Programmer (CAP'10), Oct. 2010.
- 7) Sx-9 装置緒元 : Hpc ソリューション nec:. http://www.nec.co.jp/solution/hpc/ sx9/product/spec.html.
- 8) Express5800/a1080a nec:. http://www. nec-itplatform.com/-Express5800-A1080a-. html.
- 9) Hpc ハイエンドテクニカルコンピューティング サーバ fx1:富士通:. http://jp.fujitsu.com/ solutions/hpc/products/fx1.html.
- 10) Specifications : Primehpc fx10 : Fujitsu global:. http://www.fujitsu.com/global/services/solutions/ tc/hpc/products/primehpc/spec/.
- 11) Sr16000:仕様:技術計算向けサーバ:日立:.http: //www.hitachi.co.jp/Prod/comp/hpc/SR_series/ sr16000/spec.html.
- 12) Steve Carr and Ken Kennedy. Improving the ratio of memory operations to floating-point operations in loops. *ACM Trans. Program. Lang. Syst.*, Vol. 16, No.6, pp. 1768–1810, November 1994.
- Samuel Williams, Andrew Waterman, and David Patterson. Roofline: an insightful visual performance model for multicore architectures. *Commun. ACM*, Vol.52, No.4, pp. 65–76, April 2009.