コア数と動作周波数の動的変更による メニーコア・プロセッサ性能向上手法の提案

今村 智史^{1,a)} 佐々木 広² 福本 尚人¹ 井上 弘士² 村上 和彰²

受付日 2012年1月17日, 採録日 2012年4月22日

概要:本論文では,消費電力制約下において並列アプリケーション実行時の性能を最大化する Dynamic Core-count and Frequency Scaling (DCFS)手法を提案する. DCFS はアプリケーションの特性に応じて コア数と動作周波数を動的に変更させる手法である.本手法は,"トレーニングフェイズ"と"実行フェイズ"の2つのフェイズから構成され,トレーニングフェイズで最適な構成を選択し,実行フェイズではそ の最適な構成を用いてプログラムが実行される.この2つのフェイズの実行を繰り返すことにより,時々 刻々と変化する特性に対応することが可能となる.PARSEC ベンチマークを用いた評価の結果,チップ上 の全コアを用いた実行に対して,dedup において最大で 35%の性能向上を達成し,評価に用いた全 10 個の ベンチマークにおいて平均 6%,性能向上が得られた4つのプログラムにおいて平均 20%性能が向上した.

キーワード:メニーコア・プロセッサ, 並列プログラム, DVFS, コアスロットリング, ランタイムシステム

Improving Performance of Many-core Processors through Dynamic Core-count and Frequency Scaling

Satoshi Imamura $^{1,a)}$ Hiroshi Sasaki 2 Naoto Fukumoto 1 Koji Inoue 2 Kazuaki Murakami 2

Received: January 17, 2012, Accepted: April 22, 2012

Abstract: We propose dynamic core-count and frequency scaling (DCFS) technique to optimize the powerperformance trade-offs for multi-threaded applications. Our proposed technique adjusts core counts and CPU frequency depending on the parallelism of applications under the power consumption constraint. DCFS dynamically controls the settings to optimize against the phases within programs by having two phases: Training and Execution. Additionaly, there is no need for static analysis and modification of applications. We can achieve a performance improvement of 35% for dedup and 20% on average among four applications from PARSEC benchmarks compared to the execution with all cores equipped on a chip.

Keywords: many-core processors, multi-threaded applications, DVFS, core throttling, runtime system

1. はじめに

シングルコア・プロセッサの性能向上は,動作周波数

^{a)} s-imamura@soc.ait.kyusyu-u.ac.jp

の上昇や複雑なアウトオブオーダ実行型のスーパスカラ・ アーキテクチャを実装することで達成してきた.しかしな がら,消費電力の問題によりその性能向上は限界を迎えて いる.そのため近年のプロセッサでは,1つのチップに複 数のプロセッサ・コア(以下,コアと略称)を搭載したマル チコア・プロセッサ(以下,マルチコアと略称)が主流で ある.また,数十のコアを搭載したメニーコア・プロセッ サ(以下,メニーコアと呼称)が登場しており,微細化技 術の発展により1つのチップに搭載されるコアの数は今後

九州大学大学院システム情報科学府情報知能工学専攻 Department of Advanced Information Technology, Graduate School of Information Science and Electrical Engineering, Kyushu University, Fukuoka 819–0395, Japan

² 九州大学大学院システム情報科学研究院情報知能工学部門 Department of Advanced Information Technology, Faculty of Information Science and Electrical Engineering, Kyushu University, Fukuoka 819–0395, Japan

さらに増加すると予想される [5], [7], [8]. マルチコアの高 性能化と低消費電力化を達成するには効率的な並列処理 が重要であり、メニーコアにおいてはその重要性がさらに 増す.大量のコンピュータを扱う大規模なデータセンタや スーパコンピュータ等の高性能計算機では消費電力削減に 対する要求が高まっており、厳しい消費電力制約下におい ていかにプロセッサの性能を最大化するかが課題となる. これに加え、今後のメニーコアでは様々な特性や要件を持 つアプリケーションを扱うことが予想されるため、それら に応じてエネルギー効率の良い実行を実現できる環境が求 められる.

消費電力制約下においてエネルギー効率の良いアプリ ケーション実行を実現するための既存手法として, Dynamic Voltage and Frequency Scaling (DVFS) があげられる [9]. DVFS によりプロセッサの電力効率を向上させることがで きるため,マルチコアを対象とした様々な DVFS 適用技術 に関する研究がなされている [4].メニーコアにおいても, 消費電力バジェットに応じて適したコアの動作周波数と供 給電圧を選択することで電力効率の向上が期待できる.し かしながら,そのような場合には,性能を決定する要因と して動作周波数だけでなく並列性も同時に考慮しなければ ならない.なぜなら,チップ上の全コアを用いた並列処理 が最高性能やエネルギー効率の良い実行を実現できるとは 限らないためである.

本論文では、消費電力制約下においてメニーコアにおけ る並列プログラム実行の性能を最大化する Dynamic Corecount and Frequency Scaling (DCFS)手法を提案する. 提案手法では、並列プログラムを実行する際にコア数と動 作周波数を動的に制御する.具体的には、限られた消費電 力バジェットをプログラムの特性に応じてコア数の増加と 動作周波数の上昇に適切に配分することで性能向上を狙う. コア数の増加や動作周波数上昇に対するスケーラビリティ はプログラムの種類やその実行箇所に応じて異なるため、 プログラムの実行中にそれらを動的に変更する必要があ る.従来の DVFS では動作周波数と供給電圧のみを動的に 変更するのに対し、DCFS では稼働させるコア数も制御す ることで消費電力バジェットをより効率的に利用する.一 定の消費電力制約下において提案手法を評価した結果、従 来の全コア実行に比べ最大で 35%の性能向上を達成した.

本論文の構成は以下のとおりである.2章では,実験環 境の説明を行い,実行するプログラムの種類やその実行箇 所に応じて性能特性(コア数や動作周波数に対するスケー ラビリティ)が異なることを示す.3章では,提案手法の 概要と実装について説明する.4章では提案手法の評価に ついて述べ,5章で評価に関する考察を行う.6章では関 連研究を紹介し,最後に7章で本論文をまとめる.

コア数および動作周波数に対するアプリ ケーションの性能分析

本章では,消費電力制約下においてコア数および動作周 波数に対するプロセッサの性能特性がプログラムの種類や その実行箇所に応じて異なることを示す.なお,本実験に は PARSEC 2.1 [2] から選択したベンチマーク・プログラ ムと実機の AMD Opteron を用いた.

2.1 実験環境

まず初めに、本実験を行った環境について述べる.実験に 用いたシステムの構成は表1のとおりである.本システム は4プロセッサによるSMP (Symmetric Multi-Processor) 構成で、各プロセッサが8コアを搭載したマルチコアで あり合計で32コアの構成となっている.ベンチマークは blackscholes, dedup, x264の3つを選択し、入力サイ ズはすべて "native" を用いた.

2.2 消費電力制約の仮定

本論文では消費電力制約を設定し、プロセッサの消費電力がそれを超えないよう、最大動作周波数がコア数によって決定されると仮定する.消費電力制約としては、式(1)に示すように全コア(32コア)が最低動作周波数で稼働する際の動的消費電力とする.ここで、aはスイッチング確率、Nallcoresはチップ上の全コア数、Cは1コアあたりの負荷容量、f_{min}は最低動作周波数、V_{min}は最低供給電圧を表す.なお、プロセッサの負荷容量はコア数に比例すると仮定する.

$$P_{constraint} = a \cdot N_{allcores} \cdot C \cdot f_{min} \cdot V_{min}^2 \tag{1}$$

そして、コア数が N_{cores} の場合の消費電力(式(2))が この制約を超えないよう最大の動作周波数 f と供給電圧 Vを選ぶ.つまり、不等式(3)をつねに満たすようコア数に 応じて動作周波数と供給電圧を設定する^{*1}.

表 1 プロセッサの構成 Table 1 Configuration of the evaluation system.

プロセッサ	AMD Opteron 6136
プロセッサ数	4
1 プロセッサあたりの搭載コア数	8
利用可能な全コア数	$32 (4 \times 8)$
L1 I/D キャッシュ	$128\mathrm{KB}$
L2 キャッシュ	$512\mathrm{KB}$
共有 L3 キャッシュ	$12\mathrm{MB}$
	16 GB (DDR3-1333)
バススピード	$6.4\mathrm{GT/s}$
テクノロジーサイズ	$45\mathrm{nm}$

*1 プロセッサの消費電力が *P*constraint をけっして超えてはならな いと仮定しているため,この最大動作周波数の仮定は保守的なも のである.

表 2 消費電力制約下におけるコア数に応じた最大動作周波数と供給電圧,消費電力比 Table 2 Maximum CPU frequency, supply voltage and ratio of power consumption under power constraint for each core count.



図 1 コア数と動作周波数に応じた性能 Fig. 1 Prallelism of three programs from PARSEC with different CPU frequency.

$P_{N_{cores}} = a \cdot N$	$N_{cores} \cdot C \cdot f \cdot V^2$	(2)
$P_{N_{cores}}$	$N_{cores} \cdot f \cdot V^2$	(2)
$\overline{P_{constraint}}$ –	$\frac{1}{N_{allcores} \cdot f_{min} \cdot V_{min}^2} < 1$	(3)

表2にコア数に応じた動作周波数と供給電圧,消費電力 制約に対する最悪の場合の消費電力比を示す.この消費電 力比の値が1を下回っていることが消費電力制約を満たし ていることを意味する.なお,動作周波数と供給電圧のペ アは表2に示す5通りであり,スイッチング確率aはコア 数によらず一定であると仮定する.

2.3 プログラムごとの性能特性

3 つのプログラムにおいて,コア数および動作周波数を 変更した場合の性能を図1に示す.グラフの横軸はそれぞ れのプログラムに割り当てられるコア数,縦軸は各プログ ラムの性能(実行時間の逆数)を表している.すべての値 は,最低動作周波数(0.8 GHz)で1コアにより実行した 場合を1として正規化したものである*².また,4種類の 線はそれぞれ異なる動作周波数(0.8, 1.1, 1.9, 2.4 GHz) で実行した場合を表しており,各動作周波数で実行可能な 最大コア数は消費電力制約により決定される.

図1(a)のblackscholesでは、コア数と動作周波数に ほぼ比例した性能向上が得られている.このようなプログ ラムでは、動作周波数の上昇よりもコア数の増加のほうが 性能を効率的に、すなわち少ない消費電力の増加で向上さ せることができる.これはプロセッサの消費電力が供給電 圧の2乗と動作周波数に比例するためである.たとえば、 性能を2倍にするためにコア数もしくは動作周波数を2倍 にする場合をそれぞれ考える.コア数を2倍に増加させる と負荷容量の増加により消費電力は2倍になる.これに対 し、動作周波数を2倍に上昇させると供給電圧の上昇をと もなうため、消費電力は2倍より大きくなる.よって、消 費電力制約下において高い並列性を持つプログラムを実行 する場合には、低い動作周波数ではあるものの、使用コア 数を可能な限り多くすることが得策となる.

一方,コア数増加にともない性能向上が頭打ちになるようなプログラム(図1(b)のx264や図1(c)のdedup)を 実行する際には、コア数を制限し消費電力バジェットを動 作周波数の上昇に用いることで性能を最大化できる.たと えば、x264の場合,16コアを用いた1.1GHzでの実行に より最大性能を達成できる.dedupの場合、コア数増加に 比べて動作周波数上昇による性能向上が大きいため、最大

^{*2} これらすべてのグラフは, 評価環境における全コア数と等しい 32 スレッドを生成し, それらを横軸が示す数のコアにバインドして (スレッドパッキング [3]) 実行した結果を示す. 以降の実験にお いても, この手法を用いる.





動作周波数である 2.4 GHz で 4 コアにおいて実行した際に 性能が最大となる.

2.4 プログラム内の性能特性

x264 の実行において一定区間ごとの性能特性を図 2 に 示す. 横軸は実行中の連続した5つの区間を,縦軸は Instructions Per Second (IPS)を表している.5種類のバー は,それぞれ異なるコア数(4,8,16,24,32)とそのとき の最大動作周波数の組合せで実行した場合の性能である. スレッドパッキングによる実行では,バインドするコア数 にかかわらず命令の総数がほぼ一定であるため, IPS が性 能を示すのに適した指標となる.

区間1では1.9 GHz の8コアによる実行が5種類の組合 せの中で最大の IPS を達成している.これに対し,2番目 と3番目の区間では,最高性能を達成する組合せが0.8 GHz の32コアによる実行となる.また,4番目と5番目の区間 では,0.8 GHz の24コアと1.1 GHz の16コアによる実行 がそれぞれ性能を最大化している.この結果から,それぞ れの区間によって適したコア数と動作周波数が異なること が分かる.

図1と図2の結果から,消費電力制約下において性能を 最大化するためには,最適なコア数と動作周波数を動的に 制御する手法が必要であるといえる.そこで本論文では, アプリケーションの特性(コア数と動作周波数に対する性 能特性)をプログラムの実行中に検知し,その特性に応じ てコア数と動作周波数の適した組合せを選択する手法を提 案する.次の章で,その詳細を説明する.

3. 提案手法: Dynamic Core-count and Frequency Scaling (DCFS)

3.1 概要

提案手法の目的は,消費電力制約下でのメニーコアにお ける並列プログラム実行を高速化することである.従来の 並列プログラム実行では,利用可能なすべてのコアを使用 するために,必要な数(全コア数と同じかそれ以上)のス レッドを生成し並列処理を行う.しかしながら,前の章で 示したように,全コアによる実行が必ずしも最大性能を達 成できるとは限らない.

そこで本論文では、実行するプログラムの特性に応じて、 コア数と動作周波数を動的に変更する Dynamic Core-count and Frequency Scaling (DCFS)手法を提案する.提案手 法では図 1 (a) の blackscholes のような高い並列性を持 つプログラムを実行する場合,可能な限り多くのコアを用 いて並列処理を行う.それに対して、x264 や dedup のよ うな並列性の低いプログラムを実行する場合には、使用す るコア数を減少させ、その分の消費電力バジェットを動作 周波数上昇に利用することで消費電力制約下における性能 の最大化を狙う.

3.2 コア数・動作周波数決定法

提案する DCFS 手法は、"トレーニングフェイズ"と"実 行フェイズ"と呼ばれる2種類のフェイズから成り立つ. トレーニングフェイズでは、ある短い時間ごとに構成(コ ア数と動作周波数の組合せ)を変更しつつプログラムを実 行し、特性を調べるための指標として IPS を測定・記録す る. 実行フェイズでは、測定した IPS から性能を最大化す る構成を推測し、その構成によりプログラムが実行される. また、一定時間ごとに IPS を再計測することにより、プロ グラムの特性の変化を検知する.このトレーニングフェイ ズと実行フェイズはプログラムの実行終了まで繰り返され る、本研究では、最適な構成を探索するアルゴリズムとし て"全探索法"と"ヒルクライム法"の2種類を実装した. なお、この手法はすべて動的なものであり、プログラムの 静的な解析やプログラム自体の修正はいっさい必要ないこ とに注意されたい.この手法の概要を図3に示し、以降で 詳細な説明を行う.

トレーニングフェイズ

トレーニングフェイズでは、最適な構成を選択するた



図 3 提案手法の概要 Fig. 3 Overview of proposal technique.

めに,構成を動的に変更しつつ IPS を測定する.全探 索法では,コア数を全コア数から1まで変化させ,全 通りの性能を計測する.なお,各コア数において,そ のコア数に応じた最大動作周波数のみで計測を行う. また,ヒルクライム法では,利用可能な動作周波数ご とにコア数を全コア数から減少させつつ IPS を計測 し, IPS が最大になるコア数を探索する.以下,各ア ルゴリズムの詳細な説明を行う.

- 全探索法

まず初めに、全コア数とそのときの最大動作周波 数(図1の例では、32コアと0.8 GHzの組合せで あり、以降の説明においても図1の例を用いる) によりプログラムを実行し、ある一定時間("1構 成トレーニング時間"と呼称) IPSを計測・記録す る.次に、コア数を1減少させ、動作周波数をそ のときの最大動作周波数に上昇させる。そして、1 構成トレーニング時間中に IPS を再び計測・記録 する.これをコア数が1になるまで繰り返す(コ ア数が1のときの動作周波数は2.4 GHz).

- ヒルクライム法

全探索法と同様に,まず,全コア数とそのときの最 大動作周波数(32コアと0.8 GHz)によりプログ ラムを実行し,1構成トレーニング時間中にIPSを 計測・記録する.次に,動作周波数は一定のまま, 使用するコア数を減少させ(24コアと0.8 GHz), IPSを得る.そして,IPSが低下するまでコア数 を減少させ,現在の動作周波数(0.8 GHz)におい て最大性能を達成する構成を探索する.なお,こ の手法はIPSをコア数の関数とした場合に,この 関数が単峰性関数となっていることを仮定してお り, IPS が低下する直前のコア数をその周波数で 最大の性能を達成するコア数と見なす. 続いて動 作周波数を上昇させ(1.1 GHz),そのときに最大 限利用できるコア数から IPS が減少するまでコア 数を減少させつつ, IPS を得る. これを利用可能 なすべての動作周波数(0.8, 1.1, 1.9, 2.4 GHz) に関して繰り返す.

• 実行フェイズ

トレーニングフェイズの後,記録したそれぞれの IPS を比較し,最大の IPS を達成した構成を現時点の最適 な構成として選択し,この構成でプログラムを実行す る.また,プログラムの性質が図2で見たようにプロ グラムの実行中に変化することが考えられる.このた め,一定時間ごと(今回は1秒ごと)に IPS を計測し, 現在の IPS が前回の IPS と比較して一定範囲以上変化 すれば,プログラムの特性が変化したと見なし再びト レーニングフェイズに移行する.

トレーニングフェイズでは、最適でない構成においても プログラムを実行するため、探索時にオーバヘッドが発生 する.よって、探索する構成の数が多いほど1度のトレー ニングに要する時間("トレーニング時間"と呼称)が長く なりオーバヘッドが大きくなる.提案手法では、最適な構 成を選択する精度を保ちつつ、トレーニングフェイズにお いて探索する構成の数を減らすことでトレーニング時間を 短縮し、さらなる性能向上を得ることができる.

全探索法では全コアから1コアまでの構成において性能 を計測するため、今回の実験環境(2.1節参照)では、1度 のトレーニングフェイズにおいて探索する構成の数は32 である.一方、ヒルクライム法では利用できる動作周波数 の数が5通りであり、各動作周波数において2から4構成 を探索するため、1度のトレーニングフェイズにおいて探 索する構成数は10から20程度である.そのため、ヒルク ライム法の適用により全探索法に比ベオーバヘッドを削減 できる.将来のメニーコアでは、選択可能な動作周波数の 数の増加に対し、チップ上のコア数が大幅に増加すること が予想される.そのため、今後ますますヒルクライム法の 有用性が高くなる.

精度に関しては、コア数を全通り探索する全探索法が最 も優れているが、ヒルクライム法でも全探索法と同等の精 度が得られる.なぜならヒルクライム法では、IPS をコア 数の関数とした場合に単峰性関数となることを仮定してお り、図1から分かるように実際のベンチマークにおいても その仮定が正しいといえるためである.

本手法を適用する際、プログラムの振舞いが変化した後 にその振舞いが1度のトレーニングフェイズに要する時間 に比べ十分長い時間継続する場合にトレーニングフェイズ で予測した最適な構成での実行が可能となる.しかしなが ら、プログラムの振舞いが短い時間間隔で変化することも ありうる.このような場合、トレーニングフェイズの回数 が多くなり、最適でない構成での実行により性能が低下す る.また、トレーニングフェイズに続く実行フェイズにお いてプログラムの振舞いが変化する場合、最適な構成で実 行フェイズを実行することができなくなるため、性能が低 下するといった問題が発生する.

3.3 実装

本論文では、実装を簡単化するために、本手法をユーザ レベルのランタイムシステムとして実装した.具体的には、 ハードウェアカウンタの値を読み出しプロファイリングを 行うための Linux の標準ソフトウェアである perf tool を改良し、タイマにより定期的に実行命令数を計測し、また コア数と動作周波数を制御するハンドラに制御を移す機能 を実装した.コア数を指定するためには、生成したスレッ ドを特定のコアに割り当てるための Linux 標準 API である sched_setaffinity(2)を用いた.また、動作周波数の変 更に関しては、/sys/devices/system/cpu/cpuX/cpufreq/ scaling_setspeed (X は CPUID) への動作周波数の値の書 き込みで実装した.

提案手法では、1構成トレーニング時間が性能を決定す る重要なパラメータとなる.なぜなら、この時間が長すぎ る場合には最適でない構成での実行が性能へ与える影響が 大きくなり、短すぎる場合には動作周波数とコア数を変更 した後にプロセッサの挙動が不安定になり正確な IPS を測 定できないことがあるためである.動作周波数とコア数の 変更後、プロセッサの挙動が安定するまで IPS の測定を待 機しなければならない.ここでのプロセッサの挙動が不安 定になるとは動作周波数とコア数を変更した直後に IPS の 値が変動することであり、プロセッサの挙動が安定すると

は IPS の値がある一定の値(構成の変更が完了したことを 意味する値)に収束することである.動作周波数を変更す る際には供給電圧の変更が行われるため、供給電圧が安定 するまでの間 IPS が変動する可能性がある. しかしなが ら、供給電圧の変更は数十マイクロ秒で完了するため、ミ リ秒単位で計測する IPS にはほとんど影響しない.これ に対し、コア数の変更時に行われるスレッドのマイグレー ションには数十ミリ秒ほどの時間を要するため、計測する IPS に対し影響を及ぼすと考えられる.本論文の実験では、 4プロセッサ(1プロセッサあたり8コアを搭載)から構 成されるプラットフォームを用いている. 共有 L3 キャッ シュはプロセッサごとに搭載されているため、使用するコ ア数を8から32に変更する場合にスレッドのスケジュー リングやキャッシュミス率の増加といった理由からスレッ ドのマイグレーションに最も長い時間を要すると予想で きる. そこで、この場合において動作周波数・コア数変更 後に IPS の値がある一定の値に収束する時間を計測した ところ, 最悪の場合で 30 ms であった. そのため, コア数 と動作周波数を変更した後の 30 ms 間はデータを収集しな いこととした.ただし、スレッドのマイグレーション後の キャッシュミス率増加が計測する IPS に与える影響はプロ グラムによって異なるため、この 30 ms という値は今回用 いたベンチマーク一式特有の値である. そのため, 他のベ ンチマーク一式を用いて評価を行う際,構成変更後に IPS が収束する時間を同様に計測する必要がある.

また,探索時の性能低下を最小化するために, IPS の値 が安定した後に現在の構成でプログラムを実行しつつ IPS を計測する時間も可能な限り短くしなければならない.本 研究では提案手法をユーザレベルのソフトウェアで実装 しており,定期的な IPS の計測や構成変更を実現するた めに nanosleep(2) システムコールを使用している.そこ で,本実験で用いたプラットフォームにおいて nanosleep を用いて妥当な IPS を計測できる最短の時間を計測した結 果,30 ms となった.そのため,構成変更後に IPS の値が 安定するまで 30 ms 待機し,その後の 30 ms において現在 の構成での IPS を計測することとした.つまり,1構成ト レーニング時間は 60 ms である.実行フェイズでは,現在 の IPS が前回の IPS と比較し,10%以上増減すればプログ ラムの特性が変化したと見なし,トレーニングフェイズに 移行する.

4. 性能評価

4.1 評価環境

本章では、実機による提案手法(DCFS)の評価につい て述べる.評価に用いたシステムの構成は 2.1 節に示した ものと同様であり、消費電力制約とコア数に応じた動作周 波数は 2.2 節で説明したものと同様である.プログラムは PARSEC 2.1 [2] から facesim, fluidanimate, raytrace

並列性	ベンチマーク	32 コア実行時の	2.4 GHz 実行時の
		1 コア実行時に対する性能比	0.8 GHz 実行時に対する性能比
	blackscholes	31.6x	2.98x
高	swaptions	31.6x	2.96x
	vips	29.7x	2.94x
	ferret	21.4x	2.98x
	freqmine	18.4x	2.96x
中	x264	16.3x	2.78x
	canneal	13.0x	$1.61 \mathrm{x}$
	bodytrack	12.4x	2.99x
低	dedup	3.1x	2.86x
	streamcluster	2.9x	1.95x

表 3 各ベンチマークの分類 Table 3 Classification of the evaluated benchmarks.



図 4 提案手法の評価結果 Fig. 4 Performance normalized to the minimum frequency execution with all cores.

を除いた10個を用いる.facesimとfluidanimateを実 行する際,コア数が2のべき乗である場合しか正しく動作 しない.本評価に用いるプラットフォームでは全コア数が 32であり提案手法適用時の選択可能なコア数が6通りに 限定されるため,これら2つのプログラムは除外した.ま た,raytraceはコンパイルできなかったため評価に用い ていない.なお,すべての評価において "native"の入力サ イズを用いた.

これらのプログラムを並列性に応じて分類するために, 各プログラムを評価プラットフォームにおいて 32 コアと1 コアで実行し,1コア実行に対する 32 コア実行時の性能比 を算出した.また,動作周波数が0.8 GHz と 2.4 GHz のそ れぞれの場合に各プログラムを1コアで実行し,0.8 GHz での実行に対する2.4 GHz での実行の性能比を求めた.そ の結果を表3に示す.blackscholes, swaptions,vips の並列性が高いプログラムにおいては従来型の実行方法で ある全コアでの実行によって高い性能が予想されるため, 提案手法では性能を改善する余地が少ないと考えられる. 一方で,並列性が中または低いプログラムにおいては,最 適な構成が全コアでの実行ではない場合があると予想され るため,提案手法による性能改善が期待される.また,提 案手法ではコア数増加に加えて動作周波数上昇により性能 向上を狙うため, canneal や streamcluster のような(動 作周波数上昇による性能向上が小さい)プログラムでは提 案手法による性能向上が小さいことが考えられる.これに 対し,それ以外のプログラムでは動作周波数上昇に比例し た性能向上が得られると予想できる.

4.2 評価結果

提案手法を従来の全コア実行(動作周波数は最低動作周 波数の0.8 GHz)と比較して評価を行う.提案手法につい ては,全探索法とヒルクライム法(それぞれ,DCFS-EXH とDCFS-HILL)の2種類の手法の性能を評価する.評価 結果を図4に示す.横軸はベンチマーク,縦軸は従来の全 コア実行時(0.8 GHz の32 コア)の性能(実行時間の逆数) で正規化した性能を表している.また,最も右側のバーは 全コアを最高周波数で実行した場合(2.4 GHz の32 コア) の正規化性能を示しており,バーの上の数字は1.4 倍以上 の性能の値である.ただし,この構成で実行する際の消費 電力は本論文で仮定した消費電力制約を超えるため,あく までも参考値となる.

高い並列性を持つプログラムである blackscholes, swaptions, vips については,提案手法のどちらの手法 でも性能向上が得られていないか,もしくは性能が悪化 している.また,動作周波数上昇による性能向上が小さ いプログラムである canneal と streamcluster について も,性能向上はほとんど得られていない.これらについ ては 4.1 節で理由を述べたとおりであるが, canneal と streamcluster に関して次の章で詳しい解析を行う.さ らに,ferret では,並列性の低さと動作周波数上昇によ る性能向上の大きさにもかかわらず提案手法適用により性 能は向上しなかった.この理由についても次章で述べる.

一方で bodytrack, dedup, freqmine, x264 では, 提案 手法により性能が向上した. 表 3 から分かるように, これ らは低・中程度の並列性を持つプログラムである. 特に並 列性の低い dedup では, 最大で 35%の性能向上が得られ た. 次節で, 提案手法を適用した dedup の実行について詳 しく解析する. 評価に用いた全 10 個のプログラムにおい て, 全探索法では平均 2%性能が悪化し, ヒルクライム法 では平均 6%性能が向上した. また, 性能向上が得られた 4 つのプログラムでの性能向上比の幾何平均は, 全探索法 で 17%, ヒルクライム法で 20%である.

bodytrack を除く全プログラムにおいて,全探索法に比 ベヒルクライム法のほうがより大きな性能向上を達成して いる.これは 3.2 節で述べたように,ヒルクライム法は全 探索法に比べ1度のトレーニングフェイズにおいて探索 する構成数が少なく,オーバヘッドが小さいためである. 表4にそれぞれの手法においてトレーニングに要した合 計時間の実行時間に対する割合を示す.全探索法に比べヒ ルクライム法のほうがその割合を大幅に削減できているこ とが分かる.しかしながら,ferretやx264では依然として 実行時間の約15%近くをトレーニングに費やしている.よ り高い性能を達成するためには,さらにトレーニング時間 を短縮できる探索アルゴリズムを考案する必要がある.ま た,図4の結果から,ヒルクライム法では最適なコア数と 動作周波数決定の精度を維持できていることが分かる.

評価に関する考察

5.1 性能向上が得られなかったプログラムに関する考察

提案手法の特性を理解するために, ferret, canneal, streamcluster について解析を行う. ferret の並列性は 中程度であるにもかかわらず、提案手法による性能向上は 得られなかった.コア数と動作周波数に応じた ferret 実 行時の性能を図5に示す.図の見方は、図1と同様であ る。この結果から、コア数増加にともない性能向上が得ら れるため, 全コア実行により性能が最大となることが分か る.このようなプログラムの実行に提案手法を適用する と、トレーニングフェイズのオーバヘッドにより性能が悪 化する.よって,提案手法のトレーニングフェイズに要す る時間をさらに短縮することで性能悪化を緩和できると いえる.本論文における実装では、 ランタイムシステムは ユーザランドで動作するプロセスであり、プロセッサ・ア フィニティやコアの動作周波数を変更するためのシステム コールによりオーバヘッドが発生する. そこで今後の課題 として、このシステムを OS のカーネルに実装することで オーバヘッドを短縮する.

また, canneal と streamcluster も低い並列性を持つ プログラムであるにもかかわらず,提案手法による性能向 上は得られていない. Bienia らの研究によると, canneal と streamcluster は評価に用いたプログラムの中で,最



図 5 ferret におけるコア数と動作周波数に応じた性能 Fig. 5 Prallelism of ferret with different CPU frequency.

ペンナマーク	トレーニングに要し	た合計時間の美行時間に対する割合(%)
	DCFS-EXH	DCFS-HILL
blackscholes	11.5	4.0
bodytrack	10.2	2.2
canneal	9.4	6.9
dedup	15.9	6.9
ferret	33.3	14.8
frequine	13.4	6.0
streamcluster	8.1	5.4
swaptions	6.7	1.3
vips	8.0	2.8
x264	38.4	18.8

表 4	各ベンチマークのトレーニングに要した合計時間の実行時間に対する割合
Table 4	Fractions of total trainging time to execution time for each benchmark.







図 7 dedup における全コア実行と提案手法の比較 Fig. 7 Comparison between execution with all 32 cores and proposal technique.

もメモリバウンドな2つのプログラムである [1]. DCFS は、コア数と動作周波数の制御により性能向上を狙う手法 である.しかしながら、メモリバウンドなプログラムでは、 動作周波数の変化による性能への影響が CPU バウンドな プログラムと比較して小さいため、動作周波数上昇による 性能向上は期待できない.これは表3の0.8 GHz での実行 に対する2.4 GHz の実行の性能比からも分かる.図6は、 図1と同様に、cannealとstreamclusterの正規化性能 を示したものである.この結果から、図1に示したプロ グラムに比べ、動作周波数上昇による性能向上が小さいこ とが分かる.このような場合、命令数だけでなくラストレ ベルキャッシュのミス数を監視することで、メモリバウン ドなプログラムの特性を検知できる.その情報を利用すれ ば、コア数を動的に制御することで消費電力の削減が可能 となる.

5.2 DCFS による性能向上に関する考察

DCFS により最大の性能向上が得られた dedup におい て、DCFS の効果を詳細に分析する.図7は、0.8 GHzの 全コア実行(32コア @ 0.8 GHz)とコア数のみをヒルクラ イム法で制御する手法(DCS-HILL @ 0.8 GHz),提案手 法(DCFS-HILL)の3種類の実行方式で dedup を実行し た際の実行時間ごとの IPS を示している.また、それぞれ のバーの上の数字はコア数を表す.DCS-HILL @ 0.8 GHz の実行時間はトレーニングフェイズのオーバヘッドにより 全コア実行と比べわずかに延長しているが、5~20秒の区 間においてコア数を制限することで IPS の向上を達成して いる.提案手法である DCFS-HILL では,使用しないコア の消費電力バジェットを動作周波数上昇に再割当てするこ とで IPS をさらに向上させることができている.この結果 から,DCFS の適用によりトレーニングフェイズのオーバ ヘッドを補うのに十分な性能向上が得られるといえる.

6. 関連研究

この章では、本研究に関連する3つの文献を紹介し、本研究と比較する.

6.1 Feedback-Driven Threading [10]

Suleman らによる Feedback-Driven Threading (FDT) は、プログラム実行中に収集した情報を基にスレッド数を 動的に変更することで、並列アプリケーション実行時の性 能向上や消費電力削減を狙う手法である.FDT は、同期処 理に要する時間やオフチップ・バスのバンド幅に対する要 求からプログラムの特性を解析し、ループ処理に適したス レッド数を予測する.並列アプリケーション実行時の性能 は、スレッド数増加にともない必ずしも向上するとは限ら ない.たとえば、共有データを頻繁に扱うアプリケーショ ンの場合、同期処理によりスレッド数増加にともなう性能 向上が頭打ちになったり性能が悪化したりする.また、共 有データをほとんど扱わないプログラムでも、オフチップ・ バスのバンド幅の制限によりスレッド数増加にともない性 能向上が頭打ちとなる場合がある.

FDT では, コンパイラがループ処理を2つの部分に分割する.1つは, クリティカルセクションの実行に要する

時間やオフチップ・バスの使用率を測定し,その結果を基 にそのループ処理に適したスレッド数を推測する部分であ る.もう1つの部分では,推測したスレッド数でプログラ ムを並列実行する.スレッド数増加にともない性能が悪化 する場合,FDTによって性能向上と消費電力削減の両方 を達成できる.しかしながら,スレッド数増加にともない 性能向上が頭打ちになる場合には,消費電力を削減できる が,性能を向上させることはできない.本論文の提案手法 である DCFS では,性能向上に貢献しないコアに元々割り 当てられていた消費電力バジェットを残りのコアに再割当 てすることでコアの動作周波数を上昇させることができ, 性能向上を達成できる.

6.2 Intel Turbo Boost 技術 [6]

Turbo Boost (TB) 技術は, コアの動作周波数を定格周 波数以上に上昇させ性能向上を達成する手法である. プロ セッサの消費電力が TDP (Thermal Design Power) 未満 であるときに, コアの動作周波数を動的かつ自動的に定格 周波数以上に上昇させる. 消費電力をつねに監視すること で, プロセッサの状態に応じて動作周波数を変更できる.

TB により得られる性能向上の度合いは,稼働している コアの数に強く依存する.たとえば,1つのコアのみが稼 働している場合,消費電力はTDP を大きく下回るため動 作周波数を大幅に上昇させることができる.一方,全コア が稼働している場合,消費電力がTDP に近い値となるた め動作周波数を大幅に上昇させることができない.そのた め,TB は,いくつかのコアが休止状態である場合により 大きな効果を発揮する.

メニーコアにおいて並列アプリケーションを実行する際, 1コアのみが処理を行う逐次処理部分の実行は TB により 高速化できる.しかしながら,並列処理部分では,OS が チップ上の全コアにスレッドを割り当てるため,TB によ る性能向上はあまり期待できない.提案手法である DCFS では,アプリケーションの特性に応じて稼働させるコアの 数を動的に変更できる.よって,並列性の低いプログラム を実行する場合,いくつかのコアを休止させることでその 他のコアの動作周波数を上昇させることができ,従来の TB 以上の性能向上を得ることができる.

6.3 Pack & Cap [3]

Cochran らによる Pack & Cap と呼ばれる手法では,本 研究と同様にコア数と動作周波数の制御を行っている.彼 らの手法の目的は,実行時間中に変化する消費電力制約に 対し性能を最大化することである.

彼らの研究と本研究の主な違いは2つある.1つ目は, 彼らの研究では消費電力制約下において最適なコア数と動 作周波数を推測するために,静的な解析を行っていること である.その静的解析で得られた情報とプログラム実行中 に収集した情報を基に,最適な構成を動的に決定する.一 方,本研究の提案手法では,最適な構成を決定するために 静的な情報はいっさい必要ない.多少のオーバヘッドはと もなうが,動的に収集した情報のみを用いてコア数と動作 周波数を制御できる.2つ目の違いは,彼らは4コアのプ ロセッサを用いて評価を行っており,本論文の評価で見ら れるようなコア数が数十に増加した際のスケーラビリティ の問題を考慮していないことである.これは,将来メニー コアが一般化した際に重要となる問題であり,コア数を考 慮してメニーコアの性能や消費電力を制御する本手法は有 用であるといえる.

7. おわりに

現在, 微細化技術の発達にともない, 1つのチップに数 十のコアを搭載したメニーコアが登場している. 一方で, 消費電力削減が求められているため, 今後のプロセッサで は厳しい消費電力制約下においていかに性能を最大化す るかが課題となる. この課題に対して有効な手法として, Dynamic Voltage and Frequency Scaling (DVFS) があげ られる. DVFS を適用することで逐次プログラムの実行だ けでなく, メニーコアにおける並列プログラムの実行も効 率化できる. ただし, そのような場合, メニーコアの性能 を決定する要因として動作周波数だけでなくプログラムの 並列性も考慮しなければならない. なぜなら, チップ上の 全コアを用いた実行が最大性能を達成できない場合が存在 するためである.

そこで,本論文では並列プログラム実行時に消費電力 制約下において性能の最大化を狙う Dynamic Core-count and Frequency Scaling (DCFS) 手法を提案した.提案手 法では,消費電力制約下において,プログラムの特性に 応じてコア数と動作周波数を動的に制御する.また,本 DCFS 手法は"トレーニングフェイズ"と"実行フェイズ" の2つのフェイズから構成され、プログラム内で変化する 特性に対応できる. なお, 対象プログラムの静的解析や修 正はいっさい必要としない. PARSEC ベンチマーク・プ ログラムを用いた実機による評価では、チップ上の全コア による実行に比べ、最大で35%の性能向上を達成した.ま た,評価に用いた全10個のプログラムにおける性能向上 の平均は6%であり、性能向上が得られた4つのプログラ ムの実行においては、平均20%であった、今後の課題と して、5.1節で述べたように、提案手法を実現するための ランタイムシステムを OS のカーネルに実装することでト レーニングフェイズのオーバヘッドを削減する.また、本 論文ではある一定の消費電力制約を仮定し提案手法の評価 を行ったが,異なる消費電力制約においても評価を行う. さらに,提案手法適用時の消費電力および消費エネルギー も評価する.

謝辞 本研究は、一部、独立行政法人新エネルギー・産

業技術総合開発機構(NEDO)ならびに科学研究費補助金 (課題番号:21680005)の支援による.

参考文献

- Bienia, C., Kumar, S. and Li, K.: PARSEC vs. SPLASH-2: A quantitative comparison of two multithreaded benchmark suites on chip-multiprocessors, *IEEE International Symposium on Workload Characterization*, 2008, IISWC 2008, pp.47–56, IEEE (2008).
- [2] Bienia, C., Kumar, S., Singh, J. and Li, K.: The PAR-SEC benchmark suite: Characterization and architectural implications, *Proc. 17th international conference* on *Parallel architectures and compilation techniques*, pp.72–81, ACM (2008).
- [3] Cochran, R., Hankendi, C., Coskun, A. and Reda, S.: Pack & Cap: Adaptive DVFS and Thread Packing Under Power Caps, Proc. 2011 44th Annual IEEE/ACM International Symposium on Microarchitecture, MICRO '44, Washington, pp.175–185, DC, USA, IEEE Computer Society (2011).
- [4] Herbert, S. and Marculescu, D.: Analysis of dynamic voltage/frequency scaling in chip-multiprocessors, *ACM/IEEE International Symposium on Low Power Electronics and Design (ISLPED) 2007*, pp.38–43, IEEE (2007).
- [5] Howard, J., Dighe, S., Hoskote, Y., Vangal, S., Finan, D., Ruhl, G., Jenkins, D., Wilson, H., Borkar, N., Schrom, G., et al.: A 48-core IA-32 message-passing processor with DVFS in 45nm CMOS, *Solid-State Circuits Conference Digest of Technical Papers (ISSCC)*, 2010 *IEEE International*, pp.108–109, IEEE (2010).
- [6] Intel[®] Corporation: Intel[®] Turbo Boost Technology in Intel[®] Core Microarchitecture (Nehalem) Based Processors. Whitepaper, Intel[®] Corporation (November 2008).
- [7] Ramey, C.: TILE-Gx100 ManyCore Processor: Acceleration Interfaces and Architecture, *Hot Chips 23* (2011).
- [8] Seiler, L., Carmean, D., Sprangle, E., Forsyth, T., Abrash, M., Dubey, P., Junkins, S., Lake, A., Sugerman, J., Cavin, R., Espasa, R., Grochowski, E., Juan, T. and Hanrahan, P.: Larrabee: A many-core x86 architecture for visual computing, *SIGGRAPH '08* (2008).
- [9] Semeraro, G., Magklis, G., Balasubramonian, R., Albonesi, D., Dwarkadas, S. and Scott, M.: Energyefficient processor design using multiple clock domains with dynamic voltage and frequency scaling, *Proc. 8th International Symposium on High-Performance Computer Architecture, 2002*, pp.29–40, IEEE (2002).
- [10] Suleman, M., Qureshi, M. and Patt, Y.: Feedback-driven threading: Power-efficient and high-performance execution of multi-threaded workloads on CMPs, ACM SIG-PLAN Notices, Vol.43, No.3, pp.277–286 (2008).



今村 智史

昭和 63 年生. 平成 23 年九州大学工 学部電気情報工学科卒業. 平成 23 年 同大学大学院修士課程に進学,現在に 至る. マルチコア/メニーコア・プロ セッサに関する研究に従事.



佐々木 広 (正会員)

2003年東京大学工学部計数工学科卒 業.2005年同大学大学院情報理工学 系研究科修士課程修了.2008年同大 学院工学系研究科博士課程修了.博士 (工学).同年東京大学先端科学技術 研究センター特任助教,2010年より

東京大学大学院情報理工学系研究科特任助教を経て,現在, 九州大学大学院システム情報科学研究院特任准教授.計算 機アーキテクチャ,オペレーティングシステムの研究に従 事.IEEE, ACM, USENIX 各会員.



福本 尚人 (正会員)

昭和 59 年生.平成 19 年九州大学工 学部電気情報工学科卒業.平成 21 年 同大学大学院システム情報科学府修士 課程修了.平成 24 年同大学院システ ム情報科学府博士後期課程修了.博士 (工学).同年富士通(株)に入社,現

在に至る. マルチコア・プロセッサに関する研究に従事.



井上 弘士 (正会員)

昭和46年生.平成8年九州工業大学 大学院情報工学研究科修士課程修了. 同年横河電機(株)入社.平成9年より (財)九州システム情報技術研究所研 究助手.平成11年の1年間 Halo LSI Design & Device Technology, Inc. に

おいて訪問研究員としてフラッシュ・メモリの開発に従事. 平成13年九州大学において工学博士を取得.同年福岡大 学工学部電子情報工学科助手.平成16年より九州大学大 学院システム情報科学研究院助教授.平成19年4月より 同大学准教授,現在に至る.高性能/低消費電力プロセッ サ/メモリ・アーキテクチャ,ディペンダブル・アーキテク チャ,3次元積層アーキテクチャ,性能評価等に関する研 究に従事.電子情報通信学会,ACM, IEEE 各会員.



村上 和彰 (正会員)

昭和35年生.昭和59年京都大学大学 院工学研究科情報工学専攻修士課程修 了.同年富士通(株)入社.汎用大型 計算機の研究開発に従事.昭和62年 九州大学助手.平成6年九州大学助教 授,情報基盤研究開発センター長,情

報統括本部長.現在,九州大学大学院システム情報科学研 究院情報知能工学部門教授.計算機アーキテクチャ,並列 処理,システム LSI 設計技術,等に関する研究に従事.工 学博士.平成3年情報処理学会研究賞,平成4年情報処理 学会論文賞,平成9年坂井記念特別賞,平成12年日経 BP 社 IP アワード,平成12年情報処理学会創立40周年記念論 文賞,平成14年電子情報通信学会業績賞をそれぞれ受賞.