

## 計算機設計言語による複数装置の記述\*

萩原 宏\*\* 黒住祥祐\*\*\*

### Abstract

The multi-processor system of computer is useful to promote the speed and reliability of computer. One of the most important problem of the multi-system is the communications between computer units. In this paper, we deal the communications between units.

First, the unit which is the same as the sequential machine of Moore model is defined.

Next, the various communications between these units are classified and described in the design language of computer (T-language) which we proposed lately.

### 1. まえがき

計算機の高速性および信頼性の向上の手段として、複数の処理装置による多重処理システムがある。多重処理システムの評価は、個々の処理装置の性能にも関係するが、むしろ、処理装置間の相互作用の効率に大きく左右される。本文はこのような装置間の通信に注目し、順序回路と同等の装置を定義し、次に装置間の通信方式を検討する。さらに、筆者らが先に提案した計算機設計言語（T-言語）<sup>1)</sup>により、これらの通信方式を記述する。

### 2. 装置の定義

T-言語は Moore 形の順序回路の記述に適する。多出力 Moore 形順序回路は  $(Q, q_0, A, B, \delta, \lambda)$  で定義される。ここで、 $Q$  は状態の有限集合で、 $q_0 \in Q$  は初期状態の組を表わす。 $A$  は入力記号の有限集合で、 $a$  次元の 2 進ベクトルの集合とする。 $B$  は出力記号の有限集合で、 $b$  次元の 2 進ベクトルの集合である。 $\delta$  よび  $\lambda$  はそれぞれ遷移関数、出力関数であり、写像  $\delta: Q \times A \rightarrow Q$  および  $\lambda: Q \rightarrow B$  に対応する関数である。

さて、上記の定義は一般的な多出力 Moore 形順序回路の定義であるが、これに制限を加え、装置を定義する。まず、入力記号  $A$  のひとつの元に注目する。これは  $a$  ビットの 2 進ベクトルである。この 2 進ベク

トルを 2 つに分割し、一方を受信部 ( $r$  ビット)、他方をデータ部 ( $d$  ビット) とする (Fig. 1)。受信部の要素がすべて 0 のときは、データ部の値のいかんにかかわらず、入力記号の元は  $A_0$  である。受信部の要素のいずれかが 1 であるときは、入力記号の元はそれぞれの量  $A_i$  をもつ。出力記号についても入力記号と同じ制限を加える。この制限は順序回路の基本的な性質を変えることなく、独立したタイミングで動く他の順序回路との通信手段を与える。この意義はタイミングをとるための端子と、データを送受するための端子を区別することにある。

たとえば、全加算器による直列 2 進加算器は Fig. 2 のような構成にすれば装置となる。入力端子  $i$  を受信部とし、入力端子  $X, Y$  をデータ部とする。出力端子  $O$  を送信部、 $S$  をデータ部と考えるとよい。また、




Fig. 1

\* Description of Multi-Unit in Design Language of Computer, by Hiroshi Hagiwara (Faculty of Engineering, Kyoto University) and Yoshisuke Kurozumi (Faculty of Science, Kyoto Sangyo University)

\*\* 京都大学工学部

\*\*\* 京都産業大学理学部




Fig. 2 Full-adder unit.

記憶装置も装置である。なぜならば、開始信号、終了信号およびデータを区別することができるからである。ところが、いくつかのフリップフロップで構成されるレジスタは装置ではない。そのままでは受信部、送信部に相当する端子がないからである。レジスタに入力ゲートと、適当な遅延子を付加すれば装置となる。

### 3. 装置間の通信方式の検討

前章で定義した装置間の通信について検討する。各装置は独自の処理サイクルで動作すると仮定する。また、本文の通信方式では、制御信号の方向について注目する。一般にはデータの方向に注目する場合が多いが、本文ではデータの方向はいずれでもよい。

#### 3.1 単向通信方式

本文の単向通信方式とは、制御がある装置から他の装置への一方通行であることをいう。Fig. 3 は装置 A から装置 B への通信を表す。A, B 間に、通信 FF (フリップフロップ 1 ビット) と通信レジスタ ( $d$  ビット) を用意する。通信 FF の入出力は装置 A, B の送信部および受信部のひとつに接続する。ただし A の送信部は通信 FF をオンにし、B の送信部は通信 FF をオフにするように接続する。通信レジスタについては、A のデータ部入力を B の出力に接続するか、A のデータ部出力を B の入力に接続する。この構成で、A から B に通信する方式に 2 種類ある。

##### 3.1.1 おいてけぼり方式

A が B に通信する時刻になると、A は通信 FF がオフであることを確認して、通信レジスタから入力(出力)し、通信 FF をオンにする。その後、A は通信レジスタを乱さない限り、直ちに次の仕事を続け




Fig. 3 Simplex communication.

ることができる。一方、B は通信 FF がオンであることを知ると、通信レジスタに出力(から入力)し、通信 FF をオフにして処理に移る。B の処理は A に処理したデータを与える(A からデータを受け取り処理する)ことである。この B の状態を動作中(running)という。このような状態のとき、他の装置からの同種の通信があっても、B はその通信を保留(masked)することが多い。この通信を割込み(interruption)と呼ぶことがある。B は処理終了後、A からの次の通信待ちの状態になる。この状態が待機中(wait)である。このときは、他の装置からの通信を受け入れ(interruptible)る。この間、A はすでに B から受け取ったデータの処理を(次のデータを B に送るための処理を行なう。次のデータを入出力する前に A は通信 FF を調べる。オフならば次のデータを入出力してよい。オンならばオフになるまで、他の仕事を行なうか待機する。この待機の状態には 2 種類ある。

① 1 つは A, B のクロックパルスの長短および位相の差に原因する。たとえば、B のクロック間隔が A の 10 倍であれば、B の次のタイミングまで、A は最大 10 クロック間待つことがある。これをタイミング待ちという。

② 他の 1 つはが B 動作中のときである。B が動作中であれば、B の次の処理サイクルまで A は待たされる。これを動作待ちという。動作待ちはタイミング待ちに比べ非常に長いから、これを区別するため動作(busy) フリップフロップを用意することができる。

この単向通信方式は直結形入出力装置の制御に使うことができる。たとえば、本体を A、タイプライタを B とすると、この方式となる。この方式による入出力装置の制御に「おいてけぼり方式」という名称がつけられている。

##### 3.1.2 同期待ち方式

A から B にデータが伝送される場合を考える。A が B に通信する時刻になると、通信レジスタにデータを入れ、通信 FF をオンにする(A が通信可能なときには必ず通信 FF はオフになっている)。その後 A は通信 FF がオフになるまで待機する。この待機中は同種の割込みは保留される場合が多い。B の動作についても 3.1.1 と同じで、通信 FF がオンであることを知ると、通信レジスタからデータを受け取り、通信 FF をオフにして処理に移る。B によって通信 FF がオフにされたことを A が知ると、A は次の処理に移る。この方式は A の通信要求が B に受け入れられる

時刻に同期して、Aは次の処理を、Bは受け入れたデータの処理を始めるため、同期待ち方式という名称を与える。

3.1.1と3.1.2の違いは次の点にある。前者ではAが通信要求を出すと直ちにAの次の処理に移ってよいが、後者ではBが受け入れるまでAが待機することにある。したがって、後者は前者よりもタイミング待ち時間だけ遅れていくことになる。2つの装置の並列処理という点では前者がすぐれている。なお、後者の方式で、Bが動作終了したのち通信FFをオフにするならば、AはBが終了するまで待つことになる。これはもっとも初步的な制御方式であり並列処理にはならない。

一般的の計算機システムでは、Aが中央処理装置であり、Bが入出力装置となる。A、B間の速度比は $10^3 \sim 10^4 : 1$ となり、並列動作を行なうと“A待ち”になる場合が多い。そこで、Aは待ち時間を他の仕事に向けるが、一方通行のため、ときどきBを監視しなければならないから、Aの処理能率は向上しない。BからAへの報告があればこの欠点はなくなる。これは次の二重通信方式で解決する。

### 3.2 半二重通信方式

半二重通信方式は2つの装置相互から情報を送ることができると、同時に一方向の通信しか行なえない。Fig. 4は装置A、B間の通信を表わす。3.1と同じく、通信FF(1ビット)と通信レジスタ(dビット)を必要とする。Aの送信部の2つを通信FFのそれぞれセット、リセット端子に接続する。通信FFの出力はAの受信部の1つに接続する。Aのデータ部は入出力をそれぞれ通信レジスタの出入力に接続する。BについてもAと全く同じ形式で接続する。したがって、A、Bは通信FFとレジスタに関して全く対称となる。

この構成でA、Bが相互に通信する場合、2.1.2の方式を使う。すなわち、AがBに通信する場合は、Aが通信レジスタにデータを入れ、通信FFをオンにして、オフになるまで待機する。一方、Bは通信FFがオンになると、データを受け取り、通信FFを




Fig. 4 Half-duplex communication

### 処 理

オフにしてデータの処理に移る。BからAへの通信は上の逆に行なえばよい。この方式では、通信要求が受け入れられるまで送信側が待機することを原則とする。このようにA、B間の2方向の通信ができるが、同時には1方向の通信しか行なえないから、半二重通信方式と呼ぶことができる。

この方式では両方向から同時に通信要求を出す場合問題が生じる。すなわち、A、B共に通信FFをオンにして、どちらもオフになるまで待機するから、いつまでも待ち続けることになる。これがデッドロックである。この解決には、一定時間経過すると通信FFをオフにして互いに通信を再開する方法、受け付けを優先制御回路を通して行なう方法などがある。したがって、半二重通信方式はA→B、B→A、A→Bのように通信方向と通信順序が決っている場合に採用される。

なお、単向通信方式の3.1.1の方式を半二重通信方式に拡張することはできない。なぜならば、3.1.1の方式は通信要求を出したあと、直ちに割込み可能になるから、割込みが生じたとき、自分の通信要求が相手のものかの区別がつかないからである。これを解決するために、通信方向を指示するフリップフロップを追加することが考えられるが、これよりも次の全二重通信方式の方がすぐれている。また、装置にアドレスを用意し、送信アドレスと受信アドレスを送る方法は交換通信方式に発展する。

### 3.3 全二重通信方式

全二重通信方式は2つの装置相互から同時に両方向へ通信ができる。単向通信方式を両方向に設備したものとみることができる。その構成はFig. 5で表わされる。通信する方式は両者ともに3.1.1のおいてけり方で行なう。この方式はもっとも広く使われておらず、チャネル形入出力装置の制御に採用されている。問題は同時に通信要求を出す場合であるが、さきに割込み可能になった装置が通信要求を受け入れることになる。通信レジスタも両方向に用意することができるから、完全に同時に通信することができるが、この場合、装置の受信部と送信部が並列動作をしなければならぬ。




Fig. 5 Full-duplex communication.

らないため、制御が複雑になる。したがって、この方式の完全な同時通信の実用例は少ない。

この全二重通信方式の構成で、2つの装置が両方ともに3.1.2の同期待ち方式で通信すると、同時通信時にデッドロックになることがある。

また、一方が3.1.1のおいてけぼり方式を使い、他方が同期待ち方式を使うならば、同時通信時においてけぼり方式を使った装置が早く応答することになる。これにより、同時通信の優先度を決めることができる。

なお、AからBへの通信要求の受け入れ返答として、Aの通信FFをオフにしないで、Aの通信FFをオンにすることによって、知らせる方法が考えられる。しかし返答としての割込みか、新たな通信要求としての割込みかを区別しなければならない。さもなければ、互いに返答のサイクルを繰り返すことになる。これは通信レジスタの一部を使うことにより解決するが、処理が複雑になる。ところで、通信要求の返答については、次の通信時に通信が受け入れられたか否かを知るために必要となるもので、いつ受け入れられたかという返答時刻は重要ではない。このことは返答を割込みにする必要がないことを示す。したがって、本文のように通信FFをオフにすることにより、返答を表わすことが望ましい。

#### 3.4 交換通信方式

交換通信方式は多数の装置が互いに通信する場合に使われる。たとえば、2.2の半二重通信方式における通信と通信FFレジスタを多数の装置から入出力できるように接続する(Fig. 6)。この構成ではおいてけぼり方式、同期待ち方式いずれでも可能である。しかし、どの装置からどの装置への通信であるかを指示するために、送信アドレスと受信アドレスを通信レジスタ部に含ませる必要がある。おいてけぼり方式では、自分の通信要求により割込みが生じるが、これは受信アドレスを知れば解決する。この方式では、共通の通信FFと通信レジスタを中心として、多数の装置が互いに

に通信できる。しかし、同時に通信要求がある場合には問題が生じる。この解決の手段として、通信FFに優先制御回路を付加することが考えられるが、これは交換装置とみなすべきである。中央に交換装置があれば、各装置は交換装置と通信することになり、3.3の全二重通信方式に帰着する。

#### 4. T-言語による装置の記述

前章で2つの装置A,B間の通信方式の検討を行なった。これらの方針を組み合わせることにより、いろいろな通信方式の構成が可能であると思われる。

さて、筆者らの計算機設計言語(T-言語)は、計算機を言語により記述し、計算機により、設計、シミュレーションを行なうために開発された。したがって、T-言語は上記の装置間の通信方式なども十分に記述できなければならない。この章では、前章の各方式をT-言語で記述し、簡単な説明を加える。

T-言語では、装置はプロセデュアと呼ばれるプログラム単位で記述される。プロセデュアはブロック構造をとることができるので、いくつかの装置をまとめて1つの装置とみなすことにより、複数の装置が記述される。つまり、複数装置の記述はブロック構造の採用により、容易に解決できるのであるが、宣言の及ぶ範囲が問題となる。

ALGOLで使われている方法は——あるブロックで宣言された変数は、そのブロックではローカルであるが、そのブロックより内部のブロックではグローバルである。この方式はT-言語では、次の理由で採用していない。

① T-言語の宣言にはレジスタ、加算器、端子など約10種類がある。これらのうち、装置間の通信手段に使うものは、実用上では、レジスタと端子であるから、すべての宣言を内部ブロックに対し、グローバルに扱う必要はない。

② 多段に内部のブロックにまで宣言を及ぼす通信方式は、実用上では、ほとんどない。また、多段に扱うようになるためには、変換プログラムやシミュレーションプログラムなどを複雑にする。

③ 変換やシミュレーションは内部のブロックから行なうことが多い。したがって、内部のブロックのみを抜き出しても完全なプログラムであることが望ましい。ALGOL形式の外から内へ主権が及ぶ方法では、内部のブロックのみ抜き出すと、未定義の変数が残る。




Fig. 6 Switching communication.

そこで、T-言語では次のようにした。一般的の宣言はそのブロックのみに通用するものとし、内部・外部には影響を及ぼさない。特殊な宣言として、externalという外部端子の宣言子を用意し、外部のブロック（一段のみ）に対して、内部端子を宣言するものとした。グローバルに取り扱うことができるのは端子のみ

であるが、関数文により、他のモジュール（レジスタ、加算器など）に接続することができる。この方式により、現実の装置の外部端子との対応づけが容易になるばかりでなく、記述、変換、シミュレーションにも適すると思われる。

さて、Fig. 7 は単向通信方式を記述した例である。

```

SIMPLEX: procedure /* SIMPLEX COMMUNICATION */
    external START;
    UNITA: procedure /* UNIT-A PROCEDURE DECLARATION */
        register COMF, COMR (1 : 8), DATA (1 : 8);
        ... /* OTHER MODULE DECLARATION OF UNIT-A */
        external COMFAI, COMFAO, COMRAO (1 : 8), STAT;
        function COMFAO=COMF, reset COMF=COMFAI, COMRAO=COMR;
    UNITAO: if STAT then wait;
        ... /* EXECUTION STEPS */
    LINE 1: if COMF then wait;
    LINE 2: COMR=DATA; COMF=1; /* TRAP STEP */
        ... /* EXECUTION STEPS */
    end /* UNIT-A END */
    UNITB: procedure /* UNIT-B PROCEDURE DECLARATION */
        register DATA (1 : 8);
        ... /* OTHER MODULE DECLARATION OF UNIT-B */
        external COMFAI, COMFAO, COMRAO (1 : 8);
    UNITBO: if ~ COMFAO then wait; /* INTERRUPTION STEP */
        DATA=COMRAO; COMFAI=1;
        ... /* EXECUTION STEPS */
    end /* UNIT-B END */
    function STAT=START;
    end /* PROGRAM END */

```

Fig. 7 Program of simplex communication in T-language.

```

HALF-DUPLEX: procedure /* HALF-D'PLEX COMMUNICATION */
    register COMF, COMR (1 : 8);
    external START;
    UNITA: procedure /* UNIT-A PROCEDURE DECLARATION */
        register DATA (1 : 8);
        ... /* OTHER MODULE DECLARATION OF UNIT-A */
        external STAT, COMFAI, COMFAO,
        COMRAI (1 : 8), COMRAO (1 : 8);
    UNITAO: if ~ STAT then wait;
        ... /* EXECUTION STEPS */
        if ~ COMFAO then wait; /* INTERRUPTION STEP */ DATA=COMRAO; COMFAI=0;
        ... /* EXECUTION STEPS */
        COMRAI=DATA; COMFAI=1; /* TRAP STEP */
        if COMFAO then wait;
        ... /* EXECUTION STEPS */
    end
    UNITB: procedure /* UNIT-B PROCEDURE DECLARATION */ register DATA (1 : 8);
        ... /* OTHER MODULE DECLARATION OF UNIT-B */
        external COMFB1, COMFB0, COMRB1 (1 : 8), COMRB0 (1 : 8);
    UNITBO: if ~ COMFB0 then wait; INTERRUPTION STEP */
        DATA=COMFB0; COMFB1=0;
        ... /* EXECUTION STEPS */
        COMRB1=DATA; COMFB1=1; /* TRAP STEP */
        if COMFB0 then wait;
        ... /* EXECUTION STEPS */
    end
    function STAT=START, COMF=COMFAI, COMF=COMFB1, COMFAO=COMF, COMFB0=COMF,
    COMR=COMRAI, COMR=COMRB1, COMRAO=COMR, COMRB0=COMR;
    end

```

Fig. 8 Program of Half-duplex communication.

```

FULL DUPLEX: procedure /* FULL-DUPLEX COMMUNICATION */
    external START;
    UNITA: procedure /* UNIT-A PROCEDURE DECLARATION */
        register DATA (1:8), COMF, COMR (1:8);
        ... /* OTHER MODULE DECLARATION OF UNIT-A */
        external STAT, COMFAI, COMFAO, COMFB1, COMFB0, COMFAO (1:8), COMFB0 (1:8);
        function COMFAO=COMF, reset COMF=COMFAI, COMRAO=COMR;
    UNITAO: if STAT then wait;
        ... /* EXECUTION STEPS */
        if COMF then wait;
        COMR=DATA; COMF=1; /* TRAP STEP */
        ... /* EXECUTION STEPS */
        if ~ COMFB0 then wait; /* INTERRUPTION STEP */
        DATA=COMRBO; COMFB1=1;
        ... /* EXECUTION STEPS */
    end
    UNITB: procedure /* UNIT-B PROCEDURE DECLARATION */
        register DATA (1:8), COMF, COMR (1:8);
        ... /* OTHER MODURE DECLARATION OF UNIT-B */
        external COMFAI, COMFAO, COMFB1, COMFB0, COMRAO (1:8), COMRBO (1:8);
        function COMFB0=COMF, reset COMF=COMFB1, COMRBO=COMR;
    UNITBO: if COMFAO then wait; /* INTERRUPTION STEP */
        DATA=COMRAO; COMFAI=1;
        ... /* EXECUTION STEPS */
        if COMF then wait;
        COMR=DATA; COMF=1; /* TRAP STEP */
        ... /* EXECUTION STEPS */
    end
    function STAT=START;
end

```

Fig. 9 Program of Full-duplex communication.

COMFAI, COMFAO, COMRAO (1:8) はプロセデュア UNITA UNITB にとっては外部端子であり, UNITA, UNITB について同名であるから, 接続されていると解釈する。これらの端子はプロセデュア SIMPLEX にとっては内部端子である。なお, UNITA と UNITB がそれぞれ別名の外部端子を宣言し SIMPLEX で関数文により接続しても同じである。

**Fig. 8** は半二重通信方式を記述した例である。親ブロックである HALFDUPLEX はレジスタ, COMF, COMR (1:8) をもち, 兄弟ブロック UNITA と UNITB のそれぞれの外部端子と関数文により接続されている。したがって, UNITA または UNITB のみを抜き出しても完全なプログラムとなる。

**Fig. 9** は全二重通信方式を記述した例である。

## 5. む す び

順序回路を装置として定義し, 装置間の通信方式を記述するためのモデルとして, 通信方式を分類した。本文の目標は, 筆者らの提案した計算機設計言語によって, 装置間の通信がどのように記述され, 変換されるかを知ることであった。本文のモデルから出発して, 現在採用されている入出力制御装置の記述を行なったが, 十分に記述できることが確かめられた。

## 参考文献

- 1) 萩原, 黒住: 計算機設計言語, 情報処理, pp. 93~102, Feb. 1971.

(昭和 45 年 10 月 30 日受付)