動的タイム・ボローイングを可能にするクロッキング方式の 適用手法

広畑 壮一郎1 吉田 宗史1 倉田 成己1 五島 正裕1 坂井 修一1

概要:

半導体プロセスの微細化に伴う回路遅延のばらつきの増加が,回路設計における大きな問題となりつつあ る. ばらつきが増大していくと,従来のワースト・ケースに基づいた設計手法は悲観的になりすぎる. そ のため,ワースト・ケースより実際に近い遅延に基づいた動作を実現する手法が提案されている. 我々は動的なばらつき対策手法としてのタイミング・フォールト検出を、二相ラッチのクロッキング方式 に組み合わせることによって実現される、動的タイム・ボローイングを可能にするクロッキング方式を提 案する。本手法によって、動作時にステージ間で回路遅延を融通し、実効遅延に近い速度で動作させるこ とが可能になる.本稿では,通常の回路を提案手法を適用した回路に変換するツールを実装する.提案手 法では従来の単相 FF 方式と比べて最大 2 倍の動作周波数の向上を達成できる.

1. はじめに

半導体プロセスの微細化に伴って,素子遅延の**ばらつ** きが大きな問題となりつつある.ここで特に問題とされて いるのは,チップ間に跨るシステマティックなばらつきで はなく,チップ内のランダムなばらつきである.これは, トランジスタや配線のサイズが原子のサイズに近づくため に生ずる本質的な問題であり,原理的に避けえない.

ばらつきが増大していくと、従来の**ワースト値**に基づい た設計手法は悲観的になりすぎる. 微細化が進むにつれ て,ばらつきの増大により、平均値とワースト値の差は広 がっていく. その結果,LSIの設計上の動作速度が向上し なくなってしまうことも考えられる.

そのため、ワースト・ケースより実際に近い遅延に基づい た動作を実現する手法が提案されている.設計段階におい て遅延のばらつきを統計的に扱う SSTA (Statistic Static Timing Analysis:統計的静的タイミング解析) などもその 一例である.SSTA によれば、ワースト・ケースほど悲観 的ではない遅延見積もりを行うことができる.

動的タイミング・フォールト検出・回復

SSTA のように,設計時に用いられる手法は,静的な方法ということができる.それに対して,動作時にタイミング・フォールトを検出し回復する手法は,動的な方法とい

うことができる.

タイミング・フォールト(以下,**TF**と略す)は,遅延 の動的な変化によって設計者の意図とは異なる動作が引 き起こされる過渡故障である.想定した動作条件内のワー スト・ケースでも動作するように設計するのがワースト・ ケース設計であるので,そのように設計・製造されたLSI では,原則TFは発生しない.実際にTFが起こるのは, 想定した動作条件を外れた場合,例えば,冷却ファンや温 度センサの故障による熱暴走などに限られる.



図1 Razor と DVFS の組み合わせによる V/F の改善

Razor [1] は、TF を検出する機能を持つ. このような回路に DVFS (Dynamic Voltage and Frequency Scaling)を組み合わせると、見積もりではない、実際の遅延に応じた動作を実現することができる。図1にその様子を示す。V (Voltage:電源電圧)を下げる、または、F (Frequency:動作周波数)を上げると、回路はいずれ TF を生じ、検出される。検出直前の V-F が、見積もりではない、そのチップのその時の動作環境における実際の遅延に応じた V-F

東京大学 大学院 情報理工学系研究科 Graduate School of Information Science and Technology, The University of Tokyo

である.後は,TF が頻発しないように V-F を調整すればよい.

既存手法の限界

このような TF 検出手法はしかし,実際には,プロセス ばらつきに対する直接的な解法にはなっていない.

クリティカル・パスが活性化される確率が 1/100 程度で ある [2] とすると、クリティカル・パスの遅延より V-F を 改善することは現実的ではない、クリティカル・パスの遅 延以上に V-F を改善すると、100 サイクルに 1 回は TF を 生じ、回復のペナルティを被るからである.

ここで,クリティカル・パスの遅延にはプロセスばらつ きの影響が含まれていることに注意されたい.チップ内の 各クリティカル・パスの遅延はランダムばらつきにより増 減するが,チップの V-F は最も増大した遅延によって決 まるのである.

結局, TF 検出手法の効果とは, DVFS のマージンを削減することということができる.

本稿の提案

大数の法則が示すように、あるパスを構成するゲート段 数が増加していくと、パスの遅延は構成する個々のゲート のティピカル遅延の総和に近づく.すなわち、パスが十分 に多段であれば、ばらつきの影響は無視できるようにな るのである.

本稿で提案するのは、端的に言えば、TF検出と二相ラッ チを組み合わせたクロッキングの方式である. このことに より、動的タイム・ボローイングが可能になる. 後で詳し く述べるが、従来からある二相ラッチ方式で可能になる タイム・ボローイングは、言わば静的タイム・ボローイン グと呼べるもので、設計時にステージ間で回路遅延を融通 する. 融通される回路遅延は、ワースト遅延である. それ に対して、本手法で可能になる動的タイム・ボローイング は、動作時に、ステージ間で回路遅延を融通することがで きる. しかも、融通される遅延は、ワースト遅延ではなく、 実効遅延である.

動的タイム・ボローイングの結果,複数ステージ間に渡 る多段のパスが形成され,プロセスばらつきの影響が軽減 される.さらに,ワースト遅延ではなく,ワースト遅延よ り大幅に短い実効遅延に基づく動作が可能となる.その最 大動作周波数は,TFの検出限界によって決まり,それは 従来のクロッキング方式の2倍になる.

以下,2章では,今回特に考慮するばらつきである入力 ばらつきについて取り上げ,実際の回路遅延は実効遅延で 決定されることを示し,さらに様々な既存のクロッキング 方式のタイミング制約を述べたうえで,そのばらつき耐性 について議論を進める.3章で提案手法の構成・動作を示 す.4章では,提案手法の適用を自動化する変換ツールの 実装を説明する.5章では,変換ツールを用いて比較的簡 単な回路を提案手法化する.





2. 入力ばらつきと既存のクロッキング方式

本章では、入力ばらつきと既存のクロッキング方式について述べる.

2.1 t-diagram と 入力ばらつき

図2(上)の回路において,信号が伝わる様子を同図(下) に示す.このチャートを我々は,タイミング・ダイアグラ ムと呼んでいる.以下,t-diagramと表記する.通常のタ イム・チャートが論理値-時間の2次元を持つに対して, t-diagramは時間-空間の2次元を持つ.

通常のタイム・チャートでは、右方向が時間を、上下方 向が論理値を表す.タイム・チャートは、論理値の時間的 変化を表現するが、1本の波形で表すことができるのは回 路の特定の1点の振る舞いに限られる.複数の点にまたが る動きを把握するためには、複数の波形を並べなければな らない.

それに対して t-diagram は、下方向が時間を、右方向が 回路中を信号が伝わって行く方向を表し、時間の経過に つれて信号が伝わっていく様子を俯瞰することができる. 図2(上)に示す回路で、時刻 t = 0に3つの FF の出力 (x, y, z)が(1, 1, 0)から(0, 0, 1)に遷移したとする. x, y,zから dに至るパスの遅延をそれぞれ t_x, t_y, t_z とすると、 ロジックの出力 dは、時刻 t_x, t_y において $0 \rightarrow 1 \rightarrow 0$ と 遷移する. zから dに至るパスの信号は、yから dに至る パスの信号によって変化がマスクされるため、時刻 t_z には

出力は変化しないことに注意されたい.

同図の右端にある波形が, *d* における通常のタイム・ チャート(を右に 90°回転したもの)である. 同図のよう に t-diagram では, ロジックの入力において入力が変化し た時刻から, 出力において出力が変化した時刻までを直線 矢印で結ぶことによって, 信号の伝わる様子を表すことが できる.

なお t-diagram では、各ステージのクリティカル・パス に対応する直線矢印の角度を 45°としている.こうするこ とによって、各ステージの遅延は、t-diagram 上のステー ジの横幅によって表現することができる.実際のロジック ではパスが無数に存在するため、ロジック上の全遅延の存 在領域は、ロジック内の最小遅延のパスとクリティカル・ パスに囲まれた領域に網掛けすることにより示す.

実効遅延

前述したように, z から d に至るパスの信号は, 出力 d に影響を与えない. 実際にパスを通ったシグナルがロジッ クの出力に影響を与えたことを, そのパスが活性化したと 言う. t-diagram では活性化されたパスを実線で表す. 反 対に,活性化パスにより,変化がマスクされ, ロジックの 出力に影響を及ぼさないパスは点線で表す.

あるステージにおいて最後に活性化されたパスの遅延 を、このステージの実効遅延と呼ぶことにする.

ロジックのパスは無数に存在するが、すべてのパスを伝わる信号が出力に影響を及ぼすわけではない.t-diagramでは実効遅延を決めるパスを太実線で表す.図2の場合、時刻 *t_z* においてクリティカル・パスを通った信号が到達しているが、活性化パスによって変化がマスクされているため、ロジックの出力*d* は変化しない.この場合、実効遅延は *t_u* となる.

各ステージへの入力と1サイクル前の入力によって出力 の変化の仕方は様々であり、どのパスが最後に活性化され るかは各サイクルごとに異なる.つまり実効遅延は入力に よっても変化する.これを入力ばらつきと呼ぶ.特に,ロ ジックの出力が直前のサイクルと同じで,1度も変化しな かった場合には,実効遅延は0となることに注意されたい.

2.2 既存のクロッキング方式

同期式順序回路を構成する方法をクロッキング方式という.また、ロジックのパスの遅延がどこまで許容できるかの制約をタイミング制約と呼び、これを満たすように設計しなければ、回路が正しく動作しない.本章ではさまざまなクロッキング方式のタイミング制約を示し、そのばらつき耐性について議論を進める.

2.2.1 単相 フリップ・フロップ

図3 左が、単相 FF 方式の t-diagram である.マスタ-ス レーブ型の FF は逆相で動くラッチを 2 つ組み合わせる構



図 3 単相 FF(左) と二相ラッチ(右)の t-diagram

造をとる.

同図において, FF の下にある実線は, ラッチが閉じてい る状態を表している. 信号の線がこの実線に沿って伝う様 子は, その間ラッチが値を保持していることを表す. エッ ジ・トリガ動作は, マスタ-スレーブを互い違いに記述す ることで生じる隙間からシグナルが伝播する様子で表すこ とができる.

クロックの立ち上がりまでに信号が間に合っていればよいので,最大遅延制約は 1cycle/1stage となる.

2.2.2 二相ラッチ

図3右が、二相ラッチ方式のt-diagramである.二相ラッ チは、FFを構成する2つのラッチ(マスター、スレーブ) のうちの1つを、ロジックのちょうど中間に移動したもの と理解することができる.単相 FF 方式の1ステージに相 当するロジックをラッチが二分する形になる.

この形式はクロックスキューに対しても高い耐性もある ことが知られている [3].

2.2.3 静的タイム・ボローイング

図4はステージ間の遅延に偏りがある場合の単相 FF 方式(左)と二相ラッチ方式(右)のt-diagram である.

単相 FF 方式では常にラッチが閉じている状態のため, 仮にクロックの立ち上がりより前にシグナルが到達して いても、シグナルが次のステージに伝播するタイミングが クロックの立ち上がる瞬間に限定されているため、ステー ジごとに時間を融通できない.そのため、遅延が大きいス テージによってワースト遅延が定まるため、遅延の小さい ステージではサイクル・タイムに無駄が生じてしまう.

二相ラッチ方式では、単相 FF 方式の1ステージに相当 するロジックが2分されており、ロジックを通過する時間 をステージ間で融通することができ、その結果サイクル・ タイムが短縮できる.このように、前後のステージ間で時 間を融通する手法をタイム・ボローイングと言う.後述す る提案手法の動的タイム・ボローイングと区別するため、 この設計時におけるタイム・ボローイングを静的タイム・ ボローイングと呼ぶ.

これにより、二相ラッチの遅延制約は累積で 0.5cy-

情報処理学会研究報告 IPSJ SIG Technical Report





図5 単相 FF (左) と Razor FF (右) の t-diagram

cle/0.5stage, 最大遅延制約は 1cycle/0.5stage となる.

2.2.4 Razor FF

図5右は Razor FFの t-diagram である.

Razor FF は通常の FF(Main FF) に, Shadow Latch が 加えられている. Shadow Latch には, Main FF よりも遅 れたクロックが供給されていて, サンプリング・タイミン グが遅くなっている. 図5 では, 0.5cycle 遅らせたクロッ クを Shadow Latch に供給している. このため, TF が発生 して Main FF のサンプリング・タイミングまでにクリティ カル・パスのシグナルが到達しなくても, Shadow Latch は クリティカル・パスの値をサンプリングすることができる. Main FF と Shadow Latch の値を比較することで, TF を 検出する.

2.2.5 Razor FF のショート・パス問題

クリティカル・パスのおおむね半分以下の遅延を持つパ スをショート・パスと呼ぶ.セットアップ/ホールド・タ イム違反など,ショート・パスの活性化が原因でロジック のタイミング制約が満たされない問題をショート・パス問 題と呼ぶ.

図6はRazor FFのショート・パス問題を図示したtdiagramである. Razor FFは, Main FFとShadow Latch の値を比較することでTFを検出するが,正しい値をサン プリングするためには、ロジックのショート・パスを通っ たシグナルがShadow Latch のサンプリング・タイミング



図 6 Razor FF の回路構成とショート・パス問題

よりも後に到達するように設計しなくてはならない. さも ないと,次のサイクルでショート・パスを通ったシグナル が前サイクルの遅れたシグナルと混ざり,Shadow Latch のサンプリング・タイミングで Shadow Latch が正しい値 をサンプリングできず,エラー信号が正しく出力できない.

図6の場合では、Shadow Latch のサンプリングは0.5cycle 遅れて行われているので、ロジックの最小遅延が0.5cycle 以上になるように、Shadow Latch に至るパス の遅延を 0.5cycle 以上にするなどの細工が必要である. このために、 例えばショート・パスに遅延素子を挿入し、遅延を伸ばす 方法がある.

Razor FF の遅延制約は、検出ウィンドウの割合を α と すると、最大遅延制約は $(1 + \alpha)$ cycles/1stage となり、TF 検出制約は最大 1cycle/1stage となる.

3. 提案手法

本章では、二相ラッチ方式と TF 検出を組み合わせたク ロッキング方式を提案する.これにより、動的タイム・ボ ローイングが可能になる.

3.1 回路構成

図7は提案手法の回路構成である. 図7上は二相ラッチ の回路の概略図である. ロジックのショート・パスとクリ ティカル・パスがとあるゲート(図中○印)で合流した後, パイプライン・ラッチに接続されている.

図7下は提案手法の回路の概略図である.TF検出のために、各パイプライン・ラッチに Razor-like な処置を施す.逆相で動作する Shadow Latch と比較器としての XOR ゲートを追加する.ここでは便宜上、Razor Latch と呼ぶことにする.

2.2.5 で述べた Razor のショート・パス問題が起きない よう、ロジックに遅延を挿入する. TF 検出時は Shadow

Latch が開き, Main Latch が閉じている状態であり, Main Latch は前サイクルの値を保持しているため,次サイクル のショート・パスの活性化の影響を受けない. このことか ら,ショート・パスとクリティカル・パスの合流するゲー トを二重化し, Shadow Latch に至るショート・パスにの み遅延を挿入する. Main Latch に至るショート・パスに は遅延が挿入されていないので,ロジックの遅延分布がク リティカル・パスの遅延の方に偏る心配もない.



提案手法

図7 提案手法の回路構成

3.2 動的タイム・ボローイング

図8は、二相ラッチ方式と提案手法のt-diagramを比較 したものである. 図中実線は各ステージにおいて遅延の同 じパスが活性化していることを示している.

最近の商用のプロセッサでは、ステージ間のクリティ カル・パスの遅延は均等になるように作られているため、 2.2.3 で述べた静的タイム・ボローイングの効果は実際には 限定的なものであると言える.

通常の二相ラッチ方式は TF 検出が備わっていないため に、ラッチの開く瞬間の部分でワーストを定めねばならな い.そのため、ロジック上の全遅延の存在領域は図の網掛 けした部分に限られ、実際には静的タイム・ボローイング を可能にしていたラッチの空いている領域をうまく利用で きていない.結果、FF 方式と同様ステージ間の時間を融 通できていないこととなる.

提案手法では TF 検出により, ラッチの開く瞬間ではな く, 検出限界までワーストを定めることができ, ロジック 上の全遅延の存在領域をラッチの空いている区間にも広げ ることが可能となる.

これにより,動作周波数が向上しているにもかかわらず, 実効遅延を累積させて回路を動作させることが可能となる.実行遅延を融通させるこの時間の貸し借りのことを, 動的タイム・ボローイングと呼ぶ.

t-diagram 上では実線がつながってステージ間を伝播す る様子で動的タイム・ボローイングの効果を表すことがで きる.



3.3 Razor と提案手法の比較

動的タイム・ボローイングの効果は Razor と比較することで、さらに明確なものになる. 図9は Razor と提案手法の t-diagram である.

Razor は FF 方式のタイミング・フォールト検出回路で あるため、タイム・ボローイングができず、検出ウィンド ウにかかるパスが活性化した場合、その時点で必ずタイミ ング・フォールトを起こしてしまう、タイミング・フォー ルトが検出されるごとに命令再実行などの回復処理が行わ れるため、その回復オーバーヘッドは無視できないものと なる.

提案手法では,遅延の大きいパスが連続して活性化した 時にのみ TF 検出となるように設計されている.動的タイ ム・ボローイングにより,あるステージでクリティカル・ パスのような遅延の大きいパスが活性化したとしても,そ の前後のステージを遅延の小さいパスで通過させることで タイミング・フォールトの発生を抑えることができる.



図 9 Razor (左) と提案手法 (右)の t-diagram



表1 既存のクロッキング方式との比較

3.4 既存のクロッキング方式との比較

表1は、単相 FF,二相ラッチ,Razor FF,そして提案 手法のタイミング制約をまとめたものである。単相 FF 方 式の動作周波数を 1^{*τ*} とし、各ステージのクリティカル・ パスの遅延は均等であるとする。

単相 FF 方式は「ワースト遅延のワースト」で動いてい るといえよう.

二相ラッチ方式は実際には実効遅延の累積で動作させる ことが可能である.しかし,クリティカル・パスが活性化 した際の保障がないため,「ワースト遅延の累積」で設計せ ざるをえない.

Razor FF は、TF 検出によりワーストが検出限界ギリギ リに到達することを許す方式であるから、「一番長いステー ジのクリティカル・パスの活性化を許すが、検出限界を超 えない」ようにワースト値を設計できる。そのため実効遅 延での動作が可能となり、Razor FF は「実効遅延のワー スト」で動いていると言える.

提案手法は,その TF 検出を二相ラッチ形式に適用した ものである.「実効遅延の累積」で回路を動かすことが可 能になり,またステージが二分され,その半分のロジック のクリティカル・パスが検出限界を超えないように設計で きるので,理論上は単相 FF の半ロジック分の動作周期, すなわち2倍の動作周波数を実現できるのである.

4. 変換ツール

以前我々は, リプルキャリー・アダーを用いたアップカ ウンタに対して提案手法を適用した [4]. このような手作業 での提案手法の適用を行うためには, 回路のすべてのパス の遅延を考慮する必要があり, より複雑な回路への適用は 困難である. そこで我々は EDIF で記述された回路を提案 手法を適用した回路に変換するツールを作成した.

4.1 EDIF

EDIF とは電子回路のネットリストを記述する標準的な フォーマットである. EDIF は S 式によって記述されてい る. EDIF 形式のファイルを読み込み, 回路に提案手法を適 用した後に再び EDIF 形式として出力する. このツールで は, 出力の EDIF を Xilinx の ISE で読み込んで FPGA 上 で動作させることを目標とする.

4.2 二相ラッチ化

二相ラッチ化するためには、ロジックの間に逆相のラッ チを挟むことで、ロジックを二分する必要がある.まずロ ジックのクリティカルパスの遅延を求める.パラメータが 負の値を取ることのできる最短経路探索アルゴリズムであ る BellmanFord 法によって各 LUT 素子の入力からのクリ ティカル・パス遅延を求める.遅延がクリティカルパスの 遅延の二分の一程度になるネットでロジックを 2 分割し、 そこにラッチを挟むことで、ロジックを二相ラッチ化する.

4.3 Razor の挿入

このように二相ラッチ化した回路のそれぞれのラッチについて、クリティカルパスの遅延の二分の一以上の遅延を持つパスに接続されているものを Razor ラッチへ変更する.

4.4 遅延の挿入

Razor のショート・パス問題を回避するために、ショート・パスに遅延を挿入する必要がある. Razor の Shadow Latch につながるすべてのパスが、少なくともクロック周期の2分の1以上の遅延を持つように遅延素子を入れる.

CP 遅延の半分を D_{th} とする. 先ほどと同様に, Bellmanford によって入力からのショート・パスとクリティカ ル・パスを求める. あるゲート G に対して, ショート・パ スを SP[G], クリティカル・パスを CP[G], 出力ポートか らの距離 D[G], このゲートの遅延を d[G] とする.

1. ある出力ポート P に対して $CP[P] > D_{th}$ ならば Razor の挿入が必要. そうでなければ,ここは普通のラッ チで良い.

2. $SP[P] < D_{th}$ の時はショート・パスに遅延を入れる必要がある.

3. Razor につながるゲートに対してクリティカル・パス が伸びないように、ショート・パスを増やす. すなわち、こ のゲートの入力につながるあるゲートを G_p として、その ネット $Net(G_p,G)$ に対して $D_{th} - SP[G] - D[G_p] + d[G]$ の遅延を挿入する. ただし、 $D_{th} - SP[G] - D[G_p] + d[G] >$ CP[Gp] - CP[G] + d[G] の時は CP の遅延が増加してしま うので、CP[Gp] - CP[G] + d[G] だけ遅延を挿入して、残 りは更に前のゲートに同様の処理をおこなって挿入する.

5. キャリールックアヘッド・アダーへの適用 と評価

この変換ツールを用いてキャリールックアヘッド・ア ダー (CLA) への提案手法の適用と評価を行う. CLA へ提 案手法を手作業で適用すると,図10のようになる.しか し,実際に VerilogHDL で記述した CLA を論理合成ツー ルで EDIF に変換すると,最適化によって人間にはわかり にくい回路になる.例えば 8bit の CLA は図11,64bit の CLA は図12のようになる.8bit 程度ならば人間が理解す

表 2	遅延素子や Razor の数	
	8bit CLA	64 bit CLA
LUT	12	215
Delay	12	808
Razor	7	56



ることはできるが、64bit にもなるとほぼ不可能である. こ のように複雑な回路でもこの変換ツールを用いれば提案手 法を適用できるようになる.

5.1 評価

Xilinx ISE Design Suite 13.3 によって Virtex6 xc6vlx760-2ff1760をターゲットとして Verilog HDL で記 述した CLA を EDIF に変換し, これを変換ツールへの入 力とした.変換ツールで遅延素子を挿入した後の Razor や 遅延素子の数の測定を行った結果,**表 2** のようになった.

6. おわりに

本稿では、二相ラッチと Razor を組み合わせることによ り動的タイム・ボローイングを可能にするクロッキング方 式を提案した.ステージ間でワースト遅延ではなく実効遅 延を融通することができ、さらに Razor により、半ロジック のクリティカル・パス遅延で動作周波数を決定できるため、 従来の単相 FF 方式と比べて最大で2倍の動作周波数で動 作させることが可能となる.この提案手法を回路に対して 自動的に適用するためのツールの実装方法について説明し た.今後はこのツールを用いて提案手法を適用した FPU





🗵 11 CLA

やプロセッサなどを実装して評価していく予定である. **謝辞**本論文の研究は,一部 JST CREST「ディペンダ ブル VLSI システムの基盤技術」「アーキテクチャと形式的 検証による超ディペンダブル VLSI」による.

参考文献

- D.Ernst, N.Kim, S.Das, S.Pant, T.Pham, R.Rao, C.Ziesler, D.Blaauw, T.Austin, and T.Mudge. Razor: A low-power pipeline based on circuit-level timing speculation. In *Int'l Symp. on Microarchitecture (MICRO)*, pp. 7–18, 2003.
- [2] 喜多貴信. タイミング制約を緩和するクロッキング方式. 東京大学修士論文, pp. 19–24, 2010.
- [3] David Harris. Skew-tolerant circuit design. Morgan Kaufmann Publishers, pp. 12–14, 2001.
- [4] 吉田宗史,有馬慧,倉田成己,塩谷亮太,五島正裕,坂井修一.動的タイムボローイングを可能にするクロッキング方式の予備実験.信学技報,第111巻 of *CPSY2011-11*, pp. 13–18,鹿児島,7月2011.2011年7月27日(水)-7月29日(金)かごしま県民交流センター (DC, CPSY).
- [5] D. Blaauw, S. Kalaiselvan, K. Lai, Wei-Hsiang Ma, S. Pant, C. Tokunaga, S. Das, and D Bull. Razor ii: In situ error detection and correction for pvt and ser tolerance. In *Int'l Symp. on Solid-State Circuits Conference* (*ISSCC*), 2008.
- [6] D. Bull, S. Das, K. Shivshankar, G. Dasika, K. Flautner, and D. Blaauw. A power-efficient 32b arm is processor using timing-error detection and correction for transienterror tolerance and adaptation to pvt variation. In Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2010 IEEE International, pp. 284–285, feb. 2010.
- [7] 佐藤寿倫. カナリア・フリップフロップを利用する省電力 マイクロプロセッサの評価. 先進的計算基盤シンポジウム SACSIS, pp. 227–234, 2007.
- [8] Y. Kunitake, T. Sato, H. Yasuura, and T. Hayashida. A



🗵 12 CLA

selective replacement method for timing-error-predicting flip-flops. In *Circuits and Systems (MWSCAS), 2011 IEEE 54th International Midwest Symposium on*, pp. 1–4, aug. 2011.

- [9] M. Choudhury, V. Chandra, K. Mohanram, and R. Aitken. Timber: Time borrowing and error relaying for online timing error resilience. In *Design, Automation Test in Europe Conference Exhibition (DATE), 2010*, pp. 1554 –1559, march 2010.
- [10] 有馬慧,岡田崇志,塩谷亮太,五島正裕,坂井修一. 過渡故 障耐性を持つ out-of-order スーパスカラ・プロセッサ.信 学技報,第 111 巻 of CPSY2011-5, pp. 23-28,東京,4月 2011. 2011 年 4 月 12 日 (火) 首都大学東京秋葉原サテラ イトキャンパス (DC, CPSY).
- [11] 平本俊郎, 竹内潔, 西田彰男. Mos トランジスタのスケー リングに伴う特性ばらつき. 電子情報通信学会誌, 第 92 巻, 2009.
- [12] 五島正裕. ディジタル回路. 数理工学社, 2007.
- [13] Srivastava Ashish, Sylvester Dennis, and Blaauw David.



Statistical analysis and optimization for vlsi: Timing and power. *ISBN: 978-0-387-25738-9*, 2005.

[14] Thucydides Xanthopoulos. Clocking in Modern VLSI Systems. Springer Publishing Company, Incorporated, 1st edition, 2009.