スクラッチパッドメモリ搭載組込みシステムの ソフトエラー耐性を向上するメモリオブジェクト配置手法

森本 喬[†] 小林 良太郎[†] 杉 原 真^{††,†††}

近年の集積回路の微細化に伴い,ソフトエラーと呼ばれる現象の発生が増加している.特に SRAM であるキャッシュはソフトエラーに対して脆弱であり,ソフトエラー耐性の向上が必要となる.メモ リ回路のソフトエラー耐性向上手法として,誤り訂正符号(ECC)技術がしばしば用いられる. ECC の使用はメモリ回路においてアクセスレイテンシの増加を伴う.アクセスレイテンシの増加は,キャッ シュを搭載した高い性能が要求される組込みシステムでは許容できない.本研究では,キャッシュの アクセスレイテンシを増加せずに,ECC技術を適用したスクラッチパッドメモリ(SPM)を用いる ソフトエラー耐性向上手法を提案する.計算機実験により,SPM未実装時と比較して最大 72%のソ フトエラー耐性向上を確認した.

A Memory Objects Allocation Scheme to Improve Soft Errors Tolerance on Embedded Systems with a Scratch-pad Memory

Takashi Morimoto,
† Ryotaro Kobayashi † and Makoto Sugihara
††,†††

Recent advances in shrinking integrated circuits increase occurrences of soft errors. In particular, since SRAM-based caches are vulnerable to soft errors, it is necessary to improve soft errors tolerance. As soft errors tolerance improvement methods for memory circuits, error correcting code (ECC) techniques often are used. Using ECC involves the increase of access latencies in memory circuits. The increase of access latencies cannot be permitted for embedded systems, which require high performance, with caches. In this paper, we propose a method to improve soft errors tolerance by using a scratch-pad memory (SPM) with ECC techniques, without increasing cache access latencies. Our computer experiments show soft errors tolerance improvement by up to 72%, compared to a system without SPM.

1. はじめに

近年の集積回路の微細化に伴い,半導体 RAM で生 じるソフトエラーの数が増加している¹⁾²⁾.ソフトエ ラーは,メモリのビット値が反転する現象である.ソ フトエラーの原因は主に宇宙から飛来する宇宙線(主 に中性子線やアルファ線)の半導体 RAM への衝突で ある.ソフトエラーが発生したデータをプロセッサが Read(読み込み)すると,システムが誤動作を引き起 こす可能性がある.ソフトエラーの単位ビット当たり の発生率は RAM の種類により異なり,90nm のテク ノロジーノードにおいて SRAM (Static RAM)の方が DRAM (Dynamic RAM)より約10,000~100,000
 倍程度高い³⁾. SRAM で構成されるキャッシュメモリ
 (以下キャッシュ)において,システムの誤動作を招く
 ソフトエラーに対する耐性(以下ソフトエラー耐性)の向上が特に必要となる.

ソフトエラー耐性を向上させる手法として,誤り訂 正符号(Error Correcting Code:以下 ECC)がよく 用いられる. ECC はメモリのビット値を基に冗長な ビットを生成し利用することでビット値の誤り検出や 誤り訂正を可能にする.ECC をキャッシュへ実装す ると,冗長ビットを生成するための符号化回路や冗長 ビットを用いて誤り検出訂正するための復号化回路に よる遅延時間が生じる.キャッシュへの ECC の実装 は,キャッシュのアクセスレイテンシを増加し,性能 の低下を招く問題を発生する.Sadler らは16kbyteの キャッシュの場合,アクセスレイテンシは ECC をワー

[†] 豊橋技術科学大学大学院 工学研究科 情報・知能工学専攻 Department of Computer Science and Engineering, Toyohashi University of Technology

^{††} 九州大学システム LSI 研究センター

System LSI Research Center, Kyushu University ††† 独立行政法人科学技術振興機構, CREST

Japan Science and Technology Agency, CREST



図 1 SPM とキャッシュを混載したシステム構成

ド単位で実装すると7%増加し,ブロック単位で実装 すると362%増加すると報告している⁴⁾.キャッシュを 搭載した高い性能が要求される組込みシステムでは, キャッシュへの ECC の実装による性能低下は許容で きない.

本研究では,組込みシステムのキャッシュのアクセス レイテンシを増加させずに,ソフトエラー耐性を向上 することを目的とする.目的を果たすために,ECCを 実装した小容量のスクラッチパッドメモリ (Scratch-Pad Memory:以下 SPM)と呼ばれるメモリをキャッ シュと併用する手法を提案する.高信頼化 SPM の容 量をキャッシュの容量以下にすることにより,高信頼 化 SPM のアクセスレイテンシをキャッシュのアクセ スレイテンシ以下にすることができると考えられる. 高信頼化 SPM の併用により,システム全体としての 性能が低下しないでソフトエラー耐性の向上が期待で きる.高信頼化 SPM の併用に加え,ソフトエラーの 発生がシステムの誤動作を引き起こす可能性が高いメ モリオブジェクト(プログラムやデータ)を高信頼化 SPM へ配置する手法を提案する.高信頼化 SPM へ のメモリオブジェクト配置手法により, さらなるソフ トエラー耐性の向上が期待できる.

次節以降の論文構成は次の通りである.2節では本研究の関連研究について述べる.3節では提案手法について述べ,4節において提案手法の評価環境と評価結果について述べる.5節では本研究のまとめを行う.

2. 関連研究

2.1 スクラッチパッドメモリに関する関連研究

SPM は図1のようにキャッシュと同じメモリ階層に 位置し,主記憶と同様なアドレスによるメモリアクセ スを行うプロセッサ上のRAMである.SPM はキャッ シュと同様にSRAM によって構成されることが一般 的であるが,仕組みがキャッシュとは異なる.図2(b) に示す SPM は,図2(a) に示すキャッシュのようにタ グ領域やタグ比較器が存在しない.SPM は,キャッ シュのようにプログラム実行中にデータのキャッシュ へのInsert(挿入)やキャッシュからのEvict(追い出



図 2 キャッシュと SPM の各メモリの構成

し)を行わないため,キャッシュよりアクセスレイテ ンシを抑制できる.組込みシステムは汎用システムの ように様々なプログラムを実行することが少なく,処 理特化したプログラムを繰り返し実行することが多い ため,SPM は組込みシステムで用いられることが多 い.メモリオブジェクトのSPM への配置決定はコン パイラやユーザが明示的に行う必要があるが,SPM の利用は組込みシステムの性能要求を満たすことを可 能にする.

SPM を用いた関連研究は既に広く行われている. Banakar らはキャッシュの代わりに SPM を用いるこ とを提案し,キャッシュを用いた場合と比較して平均 40%の消費電力を削減した⁵⁾.SPM を用いることに より消費エネルギー削減も可能となる.Steinke らは プログラム領域内の関数や静的領域内のグローバル変 数を SPM へ静的配置する手法を提案し,キャッシュ を用いた場合と比較して平均12%~43%の消費電力を 削減した⁶⁾.Avissar らはスタック領域のメモリオブ ジェクトを SPM へ静的に配置する手法を提案し,ス タックを全て主記憶に配置する手法と比較して 44%の プログラム実行時間を削減した⁷⁾.SPM を用いた関 連研究の目的は消費電力や実行時間削減であり本研究 とは目的が異なる.

2.2 キャッシュのソフトエラー耐性向上に関する関 連研究

キャッシュのソフトエラー耐性を向上する本研究と同様な関連研究が既に行われている.Leeらは部分保護 キャッシュ(Partially Protected Caches:以下PPC)) と呼ばれるキャッシュを提案した.PPCは,ECCを 実装し高信頼化したキャッシュと通常のキャッシュの2 種類のキャッシュから構成される.PPCの提案に加え て,PPCの各キャッシュへ最適にマッピングするデー タを決定する手法も提案した⁸⁾.PPCでは,ECCの 実装に伴うアクセスレイテンシの増加を抑制するため に,ソフトエラー耐性を向上する方のキャッシュを小 容量にして2種類のキャッシュのアクセスレイテンシ



図 3 キャッシュにおけるクリティカルタイムと生存期間のイメージ

を同等にしている. PPC を評価した結果,各種ベン チマークにおいて通常のキャッシュのみを用いた場合 と比較して平均で約50%のソフトエラー耐性を向上 した.この関連研究と本研究は使用するメモリが異な るがキャッシュのソフトエラー耐性を向上されるため に新たな別の高信頼なメモリを併用する手法を提案し ている点について関連していると言える.

Lee らは2種類のキャッシュのいずれかにマッピン グするデータを決定するために, 脆弱性尺度と呼ばれ る信頼性指標を用いている. 脆弱性尺度はさらにクリ ティカルタイムとサイズの積で表される.クリティカ ルタイムとは,データがメモリに存在する期間(生存 期間)内で,プロセッサによってメモリに Write (書 き込み) されてからメモリから Read されるまでの時 間のことである⁹⁾.キャッシュにおける各データのク リティカルタイムと生存期間のイメージを図3に示 す.図3はデータaにInsert, Read, Write, Read, Evict の順でキャッシュイベントが発生し, またデー タ b に Insert, Write, Read, Write, Read, Evict の順でキャッシュイベントが発生した時の様子を表し ている.ここでは Evict の後, データ a, b は 2 度と キャッシュに Insert されないものとする.図3の場合, データaはWrite された後にRead が行われる1ヶ所, データ b は 2ヶ所がそれぞれクリティカルタイムとな る.以降ではデータ(メモリオブジェクト)において クリティカルタイムが2ヶ所以上存在する場合は各場 所のクリティカルタイムの合計値をそのデータのクリ ティカルタイムとする.今後クリティカルタイム,生 存期間及び脆弱性尺度について言及する場合,キャッ シュにおけるクリティカルタイム,生存期間及び脆弱 性尺度について言及するものとする.

クリティカルタイム内でソフトエラーが発生した場 合,発生以降に誤ったデータが必ず Read されること になるため,システムが誤動作を引き起こす可能性が 高い.一方でクリティカルタイム外でソフトエラーが 発生した場合,発生以降に誤ったデータが Write によ り上書きされたり Evict されて2度と使用されなくな るため,システムが誤動作を引き起こす可能性はない. クリティカルタイムが長いデータ程,ソフトエラーの 発生によりシステムが誤動作を引き起こす可能性が高 くなる.

各データのクリティカルタイムが等しい場合でも各 データのサイズの大小によってシステムが誤動作を引 き起こす可能性が変化する.データサイズが大きくな る程,データを格納するためのメモリの面積が増加す ることになるため,ソフトエラーの原因となる宇宙線 が衝突する時間当たりの総数が増加する.以上から脆 弱性尺度はクリティカルタイムとサイズの積となる.

Lee らは様々なサイズのキャッシュにおいて脆弱性 尺度とソフトエラー耐性の相関関係を調査する実験を 行った.結果, 脆弱性尺度を基にして予測したソフト エラー耐性と実際のソフトエラー耐性が平均で5%以 内の誤差になったことを確認している⁸⁾.以上から, 脆弱性尺度とソフトエラー耐性の間には相関関係が存 在し, 脆弱性尺度の大きいデータ程ソフトエラー耐性 が低いことが言える.本研究でもこのキャッシュにお ける脆弱性尺度を利用する.

3. 提案手法

3.1 高信頼化 SPM の併用

本研究では,キャッシュを搭載した組込みシステム においてキャッシュのアクセスレイテンシを増加せず に,ソフトエラー耐性の向上を図る.目的を果たすた めに, ECC を実装し高信頼化した SPM をキャッシュ と併用する手法を提案する.ここで重要なことは,高 信頼化 SPM のアクセスレイテンシをキャッシュのア クセスレイテンシ以下にすることである.高信頼化 SPM のアクセスレイテンシは,アクセスするデータ を指定するアドレスのデコード(アドレスデコード), ECC の符号化・復号化に要する時間により決定され る.一方でキャッシュのアクセスレイテンシは,アド レスデコード、タグ比較に要する時間により決定され る.アドレスデコードに要する時間はメモリ容量によ り増減するが, ECC の符号化・復号化に要する時間 はメモリ容量に関わらず一定となる.以上から高信頼 化 SPM のアクセスレイテンシをキャッシュのアクセ スレイテンシ以下にするためには,高信頼化 SPMの 容量を少なくし,アドレスデコードに要する時間を削 減する必要がある.キャッシュのアクセスレイテンシ 以下の高信頼化 SPM のアクセスレイテンシを実現す るために,高信頼化 SPM 容量をキャッシュ容量に対 して小容量にする.小容量の高信頼化 SPM の併用に より,キャッシュのアクセスレイテンシを増加させる

- ことなく, ソフトエラー耐性の向上が実現できる.
- 3.2 ソフトエラー耐性を向上させるメモリオブジェ クト配置手法

高信頼化 SPM を小容量にするため,高信頼化 SPM に配置可能なメモリオブジェクトの数に制約が生じる. 記憶容量制約を満たし,かつ,よりソフトエラー耐 性を向上するために,高信頼化 SPM へのメモリオブ ジェクトの配置手法も提案する.高信頼化 SPM に配 置するメモリオブジェクトを決定するために,キャッ シュにおける脆弱性尺度を用いる.具体的には以下の 手順でメモリオブジェクトの配置決定を行うことを提 案する.

- (1) キャッシュのみを実装した環境(高信頼化 SPM 未実装の環境)においてプログラムを実行した
 時の各メモリオブジェクトの脆弱性尺度のプロ ファイルを取る.
- (2) 高信頼化 SPM へ配置対象の全メモリオブジェ クトを単位サイズ(バイト)当たりの脆弱性尺 度が大きい順にソートする.
- (3) ソート結果の先頭から順に高信頼化 SPM への 配置を考える.この時,配置を考えるメモリオ ブジェクトのサイズと既に配置が決定している メモリオブジェクトのサイズを合計し,高信頼 化 SPM 容量以下であるかを確認する.
 - 高信頼化 SPM 容量以下の場合:高信頼化 SPM に配置することが決定される.
 - 高信頼化 SPM 容量を超えている場合:高
 信頼化 SPM に配置しないことが決定され
 る(主記憶に配置される).

上記の配置手法により,結果的に脆弱性尺度が大き い, つまりソフトエラー耐性の低いメモリオブジェク トが高信頼 SPM に配置される.高信頼化 SPM に配 置したメモリオブジェクトはキャッシュを使用しない ため,脆弱性尺度は0となる.以上から各メモリオブ ジェクトの脆弱性尺度の合計は小さくなり,全体とし てソフトエラー耐性は向上すると考えられる.上記の 配置手法において特に注意しておくことは,主記憶に 配置する各メモリオブジェクトの脆弱性尺度がキャッ シュのみ実装した環境と高信頼化 SPM を併用した環 境で等しいと仮定していることである.つまり,高信 頬化 SPM を併用しても高信頼化 SPM に配置しない で主記憶に配置している各メモリオブジェクトの脆弱 性尺度は変化しないと仮定している.実際の環境で は高信頼化 SPM の併用により主記憶に配置している メモリオブジェクトの脆弱性尺度が変化し,高信頼化 SPM 併用前と誤差が生じることは十分考えられる.次



図 4 提案手法評価のフレームワーク

節の評価において,提案手法より決定した配置から求 めた時の脆弱性尺度と高信頼化 SPM を併用した環境 でシミュレーションして求めた時の脆弱性尺度の誤差 を検証する.

本稿で提案する手法は,高信頼 SPM を併用した環 境においてプログラムを実行させる前に各メモリオブ ジェクトの脆弱性尺度をプロファイリングして配置を 決定するため静的配置手法となる.同様にプログラム 実行中にメモリオブジェクト配置を変更する動的配置 手法も考えられるが,プログラム実行中に SPM と主 記憶間にデータ転送が必要となり,ハードウェアコス トが生じたり転送によるオーバヘッドが生じる.本稿 においては,メモリオブジェクトを動的に配置するこ とは対象外とする.

4.評価

本節では提案手法の適用によりソフトエラー耐性が どの程度向上するかの評価を行う.高信頼化 SPM を 実装した環境におけるベンチマークプログラム実行時 の各メモリオブジェクトの脆弱性尺度の合計をシミュ レータを用いて評価する.キャッシュのみを実装した 環境においてベンチマークプログラムを実行した時と の比較を行う.以降の評価で表している脆弱性尺度は 特別な指定がない限り各メモリオブジェクトの脆弱性 尺度の合計を表すものとする.同様にベンチマークプ ログラムの実行サイクル数の評価も行う.

4.1 評価環境

本研究の提案手法を評価するためのフレームワーク (データフロー図)を図4に示す.図4のフレームワー クでは,主に脆弱性尺度プロファイルシミュレータ,メ モリオブジェクト配置決定プログラム,及び高信頼化 SPM シミュレータの3つを用いて評価を行う.

最初の脆弱性尺度プロファイルシミュレータは,評 価対象のベンチマークを入力とし,シミュレータ内で キャッシュをシミュレーションしながら脆弱性尺度を 計算し,プロファイル結果を出力する.本研究では, 評価環境のキャッシュを搭載したプロセッサのシミュ レータとして SimpleScalar 3.0¹⁰⁾を使用し,このシ ミュレータ内に各メモリオブジェクトの脆弱性尺度を 計算する機構を実装した.

次のメモリオブジェクト配置決定プログラムは,各 メモリオブジェクトの脆弱性尺度を入力とし,SPM への配置決定を行い,決定されたメモリオブジェクト 配置の情報が記録される配置情報ファイルを出力する. 本研究では,このプログラムに3.2節で述べた配置手 法を C 言語で実装した.

最後の高信頼化 SPM シミュレータは,配置情報ファ イルを入力とし,配置情報に従ったメモリオブジェク ト配置で対象ベンチマーク実行し,評価値(脆弱性尺 度,実行サイクル数)を出力する.従って,最初に使 用した脆弱性尺度プロファイルシミュレータに改良を 加え,高信頼化 SPM のシミュレーションも可能にし たシミュレータを高信頼化 SPM シミュレータとして 用いた.

本研究において,高信頼化 SPM への配置対象はプ ログラム領域及び静的領域のメモリオブジェクトとし た.また,配置対象のメモリオブジェクトの粒度はプ ログラム領域では関数単位,静的領域では変数単位で 考えることとした.

本研究の評価環境における各種パラメータは以下の ように設定した.

- キャッシュ構成:L1 命令/データキャッシュ(32K バイト)
 - 一 命令キャッシュ:セット数 512,ウェイ数1, ラインサイズ 32 バイト(16K バイト)
 - データキャッシュ:セット数 128, ウェイ数
 4, ラインサイズ 32 バイト(16K バイト)
- キャッシュライン置換方式:LRU
- キャッシュのアクセスサイクル数:1サイクル
- 主記憶のアクセスサイクル数:100 サイクル
- 高信頼化 SPM 容量: 128, 256, 512, 1K, 2K, 4K, 8K バイト
- 高信頼化 SPM のアクセスサイクル数:1 サイクル
 ここでキャッシュのアクセスレイテンシを増加せず

に,高信頼化 SPM を併用することが可能である妥当 性を示す.表1に32K バイトのキャッシュ及び各高信 頼化 SPM のアクセスレイテンシを示す.キャッシュ とSPM のアクセスレイテンシは CACTI 6.5¹²⁾を用 いて求めた.SPM の高信頼化に用いた ECC のレイ テンシは Sadler ら⁴⁾の実験結果(16K バイトのキャッ シュに ECC をワード単位で実装すると約7%のアク セスレイテンシが増加)を元に求めた.表1よりどの

メモリの種類	アクセスレイテンシ [ns]	
キャッシュ32K バイト	0.292	
高信頼化 SPM 1K バイト	0.180	
高信頼化 SPM 2K バイト	0.190	
高信頼化 SPM 4K バイト	0.230	
高信頼化 SPM 8K バイト	0.287	

表 1 キャッシュと高信頼化 SPM のアクセスレイテンシ

高信頼化 SPM もキャッシュ以下のアクセスレイテン シになることから,キャッシュのアクセスレイテンシ を増加せずに,高信頼化 SPM を併用することが可能 となる.以上のことから本研究では,キャッシュのア クセスサイクル数と高信頼化 SPM のアクセスサイク ル数を等しくする.

評価対象のベンチマークプログラムとして,組込み システム向けベンチマークスイートである Mibench¹¹⁾ の中から比較的小規模なベンチマークである bitcount, string_search, FFT の3種類を用いた.ベンチマー クプログラムの特徴を表2に示す.表2において脆 弱性尺度と実行サイクル数は,キャッシュのみ実装さ れた環境においてベンチマークプログラムを実行した 時の脆弱性尺度と実行サイクル数をそれぞれ示してい る.表2のメモリオブジェクトサイズに注目すると, いずれも本研究で用いる最大の高信頼化 SPM 容量で ある8K バイトより大きく,高信頼化 SPM に全ての メモリオブジェクトを配置できないことから,配置す るメモリオブジェクトを決定する必要があることがわ かる.

4.2 評価結果

4.2.1 提案手法の妥当性の検証

この節では実際の評価を行う前に,提案したメモリ オブジェクト配置手法の妥当性を検証する.妥当性検 証のために,提案手法を適用して決定した配置時の脆 弱性尺度と脆弱性尺度の下限値の比較を行う.

本研究で対象としているメモリオブジェクト配置問 題は,ナップサック問題と等価な最適化問題である. ナップサック問題とは大きさ M のナップサックに i 個のオブジェクト(各オブジェクトの大きさ m_i,価 値 w_i)の内のいくつかをオブジェクトの価値の合計が 最大になるように詰め込む方法を考える問題である. ナップサック問題では各オブジェクトのサイズが全て 等しい場合,各オブジェクトの価値の大きい順に配置 すれば価値の合計が最大となることが知られており, その価値の合計を上限値とし,提案したオブジェクト の詰め込み方法時の価値の合計と比較し,誤差が小さ い程提案した詰め込み方法が優れていると言える.

ナップサック問題におけるナップサックの大きさ, オブジェクトの大きさ,及びオブジェクトの価値は,

ベンチマーク名	メモリ	メモリオブジェクト	脆弱性尺度	実行サイクル数	
	オブジェクト数	サイズ [バイト]	[サイクル・バイト]	[サイクル]	
bit count	111	62784	2.68E + 10	4.74E + 5	
$string_search$	75	33724	5.18E + 10	8.08E + 5	
FFT	120	36228	$1.92E{+}11$	$2.51E{+7}$	
表 2 ベンチマークプログラムの特徴					





メモリオブジェクト配置問題における高信頼化 SPM 容量,メモリオブジェクトのサイズ,メモリオブジェ クトの脆弱性尺度にそれぞれ対応する.本研究をナッ プサック問題に適用すると, 各メモリオブジェクトの 脆弱性尺度の合計を最小化するため上限値でなく下 限値を求めて妥当性を検証することになる.メモリオ ブジェクトのサイズは異なっており,通常の方法では 脆弱性尺度の下限値を求められない.そこで今回は全 てのメモリオブジェクトを単位バイト毎に分割するこ とが可能であると仮定して下限値を求めることを考え る.その際分割したメモリオブジェクトの脆弱性尺度 も元のメモリオブジェクトの脆弱性尺度を分割した数 で割った値とする.この方法で求めた脆弱性尺度の下 限値と提案手法を適用して求めた配置時の脆弱性尺度 の比較を行う.図5に bitcount ベンチマークプログ ラムを用いた場合の提案手法を適用して求めた配置時 の脆弱性尺度と脆弱性尺度の下限値を示す。

図5から提案手法を適用して決定した配置時の脆弱 性尺度と脆弱性尺度の下限値の間に最大で2.3%の誤 差が存在することがわかる.bitcountベンチマークの ような結果の表示は割愛するが,string_search及び FFTベンチマークでも同様な比較を行い,それぞれ 最大で0.82%,0.80%の誤差が存在することを確認し た.以上より提案手法により決定される配置時の脆弱 性尺度は下限値に十分近い値が得られることから,妥 当な提案手法であることが言えると考えられる.



図 6 各ペンチマークプログラムにおける各高信頼化 SPM 容量時 の高信頼化 SPM シミュレータから求めた脆弱性尺度

4.2.2 各高信頼化 SPM 容量時の脆弱性尺度と実 行サイクル数

この節では提案手法を適用して決定したメモリオブ ジェクト配置でベンチマークプログラム実行時の脆弱 性尺度と実行サイクル数を高信頼化 SPM シミュレー タを用いて評価する.図6に各ベンチマークプログラ ムにおける各高信頼化 SPM 容量時の高信頼化 SPM シミュレータから求めた脆弱性尺度を示す.図6から, 高信頼化 SPM 容量を増加させると脆弱性尺度が減少 することがわかる.また,bitcount,string_search, 及び FFT の各ベンチマークにおいて,キャッシュのみ を実装した環境と比較してそれぞれ最大約42%,72%,



図 7 各ペンチマークプログラムにおける各高信頼化 SPM 容量時 の高信頼化 SPM シミュレータから求めた実行サイクル数

及び 33%の脆弱性尺度が減少し,ソフトエラー耐性が 向上していることがわかる.高信頼化 SPM 容量の増 加に伴う脆弱性尺度の変化の度合いは図6からわかる ようにベンチマーク毎に異なるため,アプリケーショ ン依存であることが言える.

同様に図7に各ベンチマークプログラムにおける各 高信頼化 SPM 容量時の高信頼化 SPM シミュレータ から求めた実行サイクル数を示す.図7から,高信頼 SPM 併用による実行サイクル数の増加は全く見られな いことがわかる.それどころか SPM 容量を増加する と実行サイクル数が減り,bitcount,string_search, 及び FFT の各ベンチマークにおいて最大で約13%, 38%,及び27%の実行サイクル数がそれぞれ削減され ていることがわかる.削減された理由は,キャッシュ ミスアクセスの減少であると考えられる.キャッシュ のみの環境時にキャッシュミスが起こっていたメモリ オブジェクトのキャッシュミスによる主記憶アクセス が高信頼化 SPM への配置により減少し,実行サイク



図 8 評価環境のキャッシュと各容量の高信頼化 SPM の面積コスト

ル数が削減されたと考えられる.この副次的効果は本 来の組込みシステムにおける SPM 利用のメリットに よるものであると考えられる.

4.2.3 高信頼化 SPM 併用時の面積オーバヘッド 組込みシステムは限られた資源で様々な機能を実現 するためにチップ面積のオーバヘッドの削減が重要視 される場合がある.本研究の提案手法は高信頼化 SPM をキャッシュと併用する手法であり,面積オーバヘッ ドを許容しなければならない.この節ではどれくらい の面積オーバヘッドがあるか調査するため,評価環境 で使用したキャッシュと高信頼化 SPM の面積コスト の比較評価を行った.今回キャッシュ及び SPM の面 積コストを求めるために CACTI 6.5¹²⁾を使用した. メモリのテクノロジーノードは 32nm とした.ECC を実装した高信頼化 SPM の面積コストについては以 下の3点を仮定して評価した.

- SPMの面積コストはメモリセル数(ビット数)に 比例する。
- ECC の実装は 2ⁿ ビットのデータ毎に n+2 ビットの冗長ビットが必要となる.
- ECC の実装はワード単位で行う.

評価環境で使用したキャッシュ(32Kバイト)と各 容量の高信頼化SPM(1K,2K,4K,8Kバイト)の 面積コストを図8に示す.図8から,高信頼化SPM 容量が増加すると面積コストも増加することがわか る.また,1K,2K,4K,及び8Kバイトの各高信頼 化SPMの併用でそれぞれキャッシュの約5.4%,6.4%, 8.3%,及び12%の面積オーバヘッドがあることがわ かる.前節の評価結果も考慮すると,以上から面積 オーバヘッドとソフトエラー耐性(及び実行サイクル 数)の間にはトレード関係が存在することが考えられ る.また,面積オーバヘッドの割合が前節のソフトエ ラー耐性向上や実行サイクル数削減の割合と比較する と小さいことから,本提案手法は割合的に少ない面積 オーバヘッドでソフトエラー耐性向上と実行サイクル 数削減を達成可能な有効な手法であると言えると考え られる.

4.2.4 高信頼化 SPM を併用する手法と ECC を 実装したキャッシュを使用する手法の比較 1節においてキャッシュのソフトエラー耐性向上手 法としてキャッシュに ECC を実装して使用する手法 を述べた.この節では提案した高信頼化 SPM を併用 する手法と ECC を実装したキャッシュを使用する手 法の比較を行った.比較はベンチマークプログラムの 実行時間及び面積コストに関して行った.ベンチマー クプログラムの実行時間はキャッシュのアクセスレイ テンシと SimpleScalar 3.0 を用いて得た実行サイクル 数の積で求めた.キャッシュ及び SPM のアクセスレ イテンシは CACTI 6.5¹²⁾ を使用して評価した. ECC を実装したキャッシュのアクセスレイテンシについて は CACTI 6.5 による評価に加えて, Sadler ら⁴⁾の論 文を参考にして評価した . SimpleScalar 3.0 における シミュレーションでは,キャッシュのアクセスサイク ル数は ECC を実装しても変更せず 1 サイクルとし, キャッシュ以外のアクセスサイクル数を変更してシミュ レーションを行った. ECC を実装したキャッシュの面 積コストは前節の高信頼化 SPM の面積コストの計算 時と同様な計算を行った.キャッシュではデータ領域 だけでなくタグ領域にも ECC を実装すると仮定した. キャッシュ1 ラインのタグサイズは命令キャッシュ及び データキャッシュでそれぞれ 19 ビット及び 21 ビット と仮定した。

図 9 に高信頼化 SPM 併用時と ECC を実装した キャッシュ使用時のベンチマークプログラムの実行時 間を示す.図 9 にはキャッシュのみを使用する環境, ECC を実装したキャッシュを使用する環境,キャッ シュと 4K バイトの高信頼化 SPM を併用する環境, キャッシュと 8 バイトの高信頼化 SPM を併用する環境, キャッシュと 8 バイトの高信頼化 SPM を併用する環 境における実行時間を示している.図 9 からキャッシュ のみの環境と比較して ECC を実装したキャッシュを 使用する環境ではどのベンチマークプログラムを用い ても実行時間が増加してしまうことがわかる.一方で, 高信頼化 SPM を併用した場合はキャッシュのみの環 境と比較して,どのベンチマークプログラムを用いて も実行時間が減少していることがわかる.

図 10 に高信頼化 SPM 併用時と ECC を実装した キャッシュ使用時の面積コストを示す.図10にはキャッ シュ,キャッシュ+ECC,キャッシュ+4K バイト高信



図 9 高信頼化 SPM 併用時と ECC を実装したキャッシュ使用時 のペンチマークプログラムの実行時間

頼化 SPM,及びキャッシュ+8K バイト高信頼化 SPM の面積コストを示している.図10からキャッシュの み場合と比較すると,ECCを実装したキャッシュの使 用と高信頼化 SPMの併用のいずれも面積オーバヘッ ドが生じることがわかるが,高信頼化 SPMの併用の 方が少ない面積オーバヘッドになることがわかる.

ECC を実装したキャッシュを使用する環境では,全 てのメモリオブジェクトが高信頼なキャッシュで使用 されることになるためソフトエラー耐性は非常に高く なるが,プログラム実行時間増加と面積オーバヘッド は回避できない.一方で提案した高信頼化 SPM を併 用する手法は,ECC を実装したキャッシュよりソフト エラー耐性が低いと考えられるが,プログラムの実行 時間増加なしで,かつ,少ない面積オーバヘッドで, ある程度のソフトエラー耐性向上が実現できる手法で あると言える.

4.2.5 脆弱性尺度の誤差の検証

この節では高信頼化 SPM シミュレータを用いて評



 図 10
 高信頼化 SPM 併用時と ECC を実装したキャッシュ使用

 時の面積コスト



図 11 各ベンチマークプログラムにおける脆弱性尺度の誤差率

価し求めた脆弱性尺度(以下 VF_{sim})と、本研究で 提案した配置手法より決定した配置の脆弱性尺度(以 下 VF_{our})の比較を行う.図 11 に各ベンチマーク プログラムにおける脆弱性尺度の誤差率を示す.こ こで脆弱性尺度の誤差率とは、 VF_{sim} を基準にして VF_{our} と誤差がどれくらいあるのかを表している(誤 差率 = $VF_{our}/VF_{sim} - 1$).脆弱性尺度の誤差率が 正の数ならば $VF_{sim} < VF_{our}$ であり、負の数ならば $VF_{sim} > VF_{our}$ をそれぞれ表している.

図 11 から, bitcount, string_search, 及び FFT の 場合においてそれぞれ最大約 6.3%, 13%, 及び 23%の 誤差が生じていることがわかる.誤差が生じる原因は 2 つ考えられる.1 つはメモリオブジェクトの高信頼化 SPM への配置に伴う他のメモリオブジェクトの脆弱 性尺度の増加である.例えば,メモリオブジェクト *x* が高信頼化 SPM に配置される場合,メモリオブジェ クト *x* はキャッシュを使用しなくなる.メモリオブジェ クト *x* のキャッシュ不使用に伴い,メモリオブジェク ト*x* と同じキャッシュラインを使用していたメモリオ ブジェクト *y* のクリティカルタイムがメモリオブジェ クト x の生存期間分だけ増加すると考えられる.実際 に調査した結果, 脆弱性尺度が増加している全てのメ モリオブジェクトが高信頼化 SPM へ配置したメモリ オブジェクトと同じキャッシュラインを SPM 未実装 時に使用していた.もう1つの原因はキャッシュミス の減少である.SPM の使用によりキャッシュミス及 び主記憶アクセスが減少し,実行サイクル数が削減さ れる.これに伴いクリティカルタイムも短くなり脆弱 性尺度が減少したと考えられる.1つ目の原因の影響 を強く受けた結果が $VF_{sim} < VF_{our}$ であり,2つ目 の原因の影響を強く受けた結果が $VF_{sim} > VF_{our}$ で あると考えられる.以上のように $VF_{sim} > VF_{our}$ に はある程度の誤差が生じることから,提案手法より求 めた配置方法よりソフトエラー耐性が向上する配置方 法の存在する可能性があると考えられる.

5. ま と め

本研究では組込みシステムのキャッシュのアクセスレ イテンシを増加してプログラムの実行時間増加せずに, ソフトエラー耐性を向上することを目的とした.この 目的を果たすために,小容量の高信頼化した SPM を キャッシュと併用する手法,及び高信頼化 SPM への メモリオブジェクト配置手法を提案した.各種ベンチ マークプログラムを用いて計算機実験を実行した結果, 本提案手法により高信頼化 SPM 未実装時と比較して, 最大 12%の面積オーバヘッドで最大 72%のソフトエ ラー耐性を向上し,副次的効果として最大 38%のプロ グラムの実行サイクル数を削減した.

本研究の高信頼化 SPM へのメモリオブジェクト配 置手法の適用によりある程度のソフトエラー耐性向上 は見込める.一方で提案した配置手法により求まった 配置方法が全ての配置方法の中で最もソフトエラー耐 性を向上させる最適な配置方法であると断言はできな い.今後の課題として,ソフトエラー耐性が最も向上 するメモリオブジェクト配置方法を探し出す手法を提 案することである.

謝辞 本研究の一部は,科学技術振興機構(JST)の 戦略的創造研究推進事業(CREST)の研究領域「ディ ペンダブル VLSI システムの基盤技術」の支援の下に 推進されました.

参考文献

1) R. C. Baumann, "Radiation-Induced Soft Errors in Advanced Semiconductor Technologies," *IEEE Transactions on Device and Mate-*

rials Reliability, Vol.5, No.3, pp.305-316, Sept. 2005.

- 2) P. Shivakumar, M. Kistler, S. W. Leckler, D. Burger, and L. Alvisi, "Modeling the Effect of Technology Trebd on the Soft Error Rate of Combinational Logic," In Proc. International Conference on Dependable Systems and Networks, pp.389-398, June. 2002.
- 3) C. W. Slyman, "Cache and Memory Error Detection, Correction, and Reduction Techniques for Terrestrial Servers and Workstations," *IEEE Transactions on Device and Materials Reliability*, Vol.5, No.3, pp.397-404, Sept. 2005.
- 4) N. N. Sadler and D. J. Sorin, "Choosing an Error Protection Scheme for a Microprocessor's L1 Data Cache," In *Proc. International Conference on Computer Design*, pp.499-505, Oct. 2006.
- 5) R. Banakar, S. Steinke, Bo-Sik. Lee, M. Bakakrishnan, and P. Marwedel, "Scratch-pad Memory: A Design Alternative for Cache On-chip Memory in Embedded Systems," In *Proc. 10th International Symposium on Hardware/Software Codesign*, pp.73-78, May. 2002.
- 6) S. Steinke, L. Wehmeyer, Bo-Sik. Lee, and P. Marwedel, "Assigning Program and Data Objects to Scratchpad for Energy Reduction," In *Proc. Design, Automation and Test in Europe Conference and Exhibition*, pp.409-415, March. 2002.
- 7) O. Avissar, R. Barua, and D. Stewart, "An Optimal Memory Allocation Scheme for Scratch-Pad-Based Embedded Systems," ACM Transactions on Embedded Computing Systems. Vol.1, No.1, pp.6-26, Nov 2002.
- 8) K. Lee, A. Shrivasta, N. Dutt, and N. Venkatasubramanian, "Partitioning Techniques for Partially Protected Caches in Resource-Constrained Embedded Systems," ACM Transactions on Design Automation of Electronic Systems, Vol.15, No.4, Sept. 2010.
- 9) G.-H. Asadi, V. S. Mehdi, B. Tahoori, and D. Kaeli, "Balancing Performance and Reliability in the Memory Hierarchy," In Proc. of the IEEE International Symposium on Performance Analysis of Systems and Software, pp.269-279, Mar. 2005.
- 10) T. M. Austin, "The Simplescalar Tool Set as an Instructional Tool: Experimences and Future Directions," In Proc. 1998 Workshop on Computer Architecture Education, 1998.
- M. R. Guthaus, J. S. Ringenberg, D. Emst, T. M. Austin, T. Mudge, and R. B. Brown,

"MiBench: A Free, Commercially Representative Embedded Benchmark Suite," In *Proc. IEEE 4th Annual Workshop on Workload Characterization*, pp.3-14, Dec 2001.

12) N. P. Jouppi and S. J. Wilton. "An Enhanced Access and Cycle Time Model for On-Chip Caches," DEC WRL Research Report 93/5, July. 1994.