

## トランザクション識別子を伴うバスプロトコル間の 変換器自動生成手法

酒井 皓太<sup>†1</sup> 垣内 洋介<sup>†1</sup> 浜口 清治<sup>†1</sup>

ハードウェア開発において、設計資産の再利用をより柔軟に行うための手法に、オンチップ・バスプロトコル変換器の自動合成がある。本研究では、多くの現行バスプロトコル規格が持つトランザクション識別子付きの転送機能を利用して、識別子を伴ってデータをバッファリングする変換器の生成手法を提案する。また、変換器のバッファ容量をパラメータ化し、パラメータを変更したシミュレーションによってバッファ容量を評価する。

### Automated converter generation for bus protocols with transaction identifiers

KOTA SAKAI,<sup>†1</sup> YOSUKE KAKIUCHI<sup>†1</sup>  
and KIYOHARU HAMAGUCHI<sup>†1</sup>

Automatic synthesis of an on-chip bus protocol converter makes reuse of intellectual properties more flexible in the hardware development process. In this paper, we propose a method to generate a converter which buffers data with transaction identifiers with which many current protocols have a function to transfer. Moreover, we parameterize the buffer size of our converter to estimate its appropriate size using simulations with different parameters.

### 1. 背景

システム LSI 設計の高度化により、既設計部品を IP コア (Intellectual Property Core) として再利用することによって設計コストの削減を図ることが望まれるようになった。

IP 再利用設計では、モジュール間のデータ通信は共有のバスを通して行われる。そのた

め、オンチップ・バスプロトコルと呼ばれるバスの通信規格に依存して、採用できる IP コアは限定される。

これに対して、異なるプロトコルに適合した IP コア同士を、プロトコル変換器を通して接続するというアプローチが考えられる。しかし、該当する 2 つのプロトコルの組み合わせに対応したプロトコル変換器が存在しないときは、新規に変換器を設計しなければならない、設計コスト削減という目的は果たされない可能性が高い。この問題を解決するための手法として、2 つのプロトコル記述の組み合わせから、プロトコル変換器を自動的に生成するという手法が研究されている。

バッファ共有型のプロトコル変換器の自動生成手法では、生成される変換器は内部に容量や入出力ビット幅がパラメータ化されたバッファを持つ。そのため、データバス幅の比に依存しないという特徴の他に、変換器が通信のボトルネックとならないように、バッファの容量を調整できるという利点も持つ。しかし、転送の誤り情報が正しく伝達できないという問題があった。その原因に、アウト・オブ・オーダー転送への非対応が挙げられる。

アウト・オブ・オーダー転送とは、転送要求とそれに対する応答の順序が一致しない転送方法のことである。これに対して、要求と応答の順序が一致する転送方法をイン・オーダー転送と呼ぶ。イン・オーダー転送では、要求と応答をその順序関係により対応付けることができるが、アウト・オブ・オーダー転送では、それぞれの要求と応答に、それらに対応付けるための識別子を付与する必要がある。これをトランザクション識別子と呼ぶ。既存手法では、トランザクション識別子をバッファリングしていないため、アウト・オブ・オーダー転送に対応できない。

本研究では、変換器内部のバッファに関して、生成されるバッファにトランザクション識別子を記憶する機能を追加することで、アウト・オブ・オーダー転送に対応した。それによって、正しく誤り情報が伝達できる変換器の自動生成を可能にした。また、自動生成される変換器のバッファ容量をシミュレーションによって見積もる方法を、実験を交えて議論する。

### 2. 関連研究

プロトコル変換器の自動生成手法では、プロトコルの仕様を 2 つ受け取り、その 2 つのプロトコルの間で動作する変換器を生成する。Passerone ら<sup>1)2)</sup> は、積オートマトンの探索を行うことで、データの遅延を最小限に抑えた変換器の生成を可能にした。渡辺ら<sup>3)</sup>、石川ら<sup>4)</sup> は、この手法を拡張し、1 回のアドレッシングで複数回の転送を行うバースト転送や、要求と応答を並行して行うパイプライン処理などの機能にも対応可能な生成手法を提案した。

積オートマトンを用いた手法とは異なり、変換対象プロトコルと共通プロトコルの部分変換器を入力として与え、2 つの部分変換器を組み合わせて変換器を得るという手法がある。部分変換器はライブラリとして蓄積されたものの中から再利用されるため、この手法はライブラリ方式と呼ばれる。ライブラリ方式の一手法として、プロトコル間のデータの受け渡しをバッファを通して行う、バッファ共有型の変換器生成手法がある。バッファ共有型の

<sup>†1</sup> 大阪大学  
Osaka University

変換器では、双方のプロトコル間でのデータの受け渡しは共有バッファを介して行われ、ライブラリモジュールは直接データの処理を行わず、バッファのデータの出し入れのみを行う。従って、ライブラリモジュールを作り直すことなく双方のデータバス幅の変更に対応でき、データバスの幅が異なる場合でも、バッファの入出力の幅を変えることで、データを分割/結合して受け渡すことができる。この特徴を利用して、Yun ら<sup>5)</sup>は、バス幅が異なる場合はバッファ共有型の手法を、そうでない場合は積オートマトン型の手法を、自動的に選択して変換器を生成する手法を提案した。彼らのバッファ共有型の変換器生成手法は、IPC(Interface Protocol Component) ベースの手法と呼ばれ、この手法では、変換対象プロトコルのバス幅に応じて、前述のような入出力の幅が異なるの FIFO キューとしてバッファを自動生成することで、バス幅及びクロック周波数の異なるバスの間で動作する変換器を生成している。

このように、受け渡すデータを自在に分割したり結合したりできるのが IPC ベース生成手法の最大のメリットであるが、アウト・オブ・オーダーのトランザクション実行機能を持たないプロトコルでは、転送エラーを正常に伝達できない。その例を図1に示す。この例では、マスターから変換器への2回目の転送データが誤りを含んでいる。変換器はそのデータを蓄え、次の転送開始のために転送成功の信号をマスターに返すが、その後、マスターからの4回分のデータをまとめてスレーブに渡したときにスレーブが誤りを検出し、直ちに転送失敗の信号を変換器に送るが、マスターは既に3回目までのデータの転送には成功していると認識しているため、変換器がマスターに2回目のデータのエラーを伝える方法がない。このように、イン・オーダー転送では、変換器はエラーを正しく取り扱うことができないため、アウト・オブ・オーダー機能を持つプロトコルを選択する必要がある。しかし、既存のIPC ベース手法では FIFO バッファを用いているため、アウト・オブ・オーダーに対応できない。よって、今までの自動生成の手法では、エラーを取り扱うことができなかった。

### 3. IPC ベース変換器自動生成手法の拡張

#### 3.1 概要

IPC ベース手法は、生成されたバッファと IPC スレーブ・IPC マスターと呼ばれるライブラリモジュールを接続して変換器とする。IPC スレーブは特定のプロトコルのマスターモジュールと通信するスレーブモジュールとして動作し、そのプロトコルのデータバスの値を変換器のバッファに出し入れするライブラリモジュールである。IPC マスターも同様に変換器のバッファを操作し、特定のプロトコルのスレーブモジュールと通信するマスターモジュールとして動作する。

既存の IPC ベース手法では、バッファは入力データのビット幅と出力データのビット幅が異なる FIFO キューとして実装される。FIFO キューの入出力ビット幅は変換対象プロトコルのデータバス幅によって決まり、入力ビット幅が出力ビット幅より広ければ入力を分割して格納し、出力ビット幅が入力ビット幅より広ければ格納データを結合して出力する。




図1 エラー伝達の失敗例




図2 TDB の回路構造

本手法では、アウト・オブ・オーダー転送に対応した IPC ベース変換器の自動生成を可能にするために、トランザクション識別子によってタグ付けされたデータを扱うバッファを生成する。このバッファをタグ付きデータバッファ(Tagged Data Buffer: TDB)と呼ぶ。TDB の構造を図2に示す。入力側ビット幅が  $m$  ビット、出力側ビット幅が  $n$  ビットであ



### 3.2.4 出力位置の決定

DataOut の出力、及び内容を削除する *output-multiplier* 個のセルを決定する必要がある。決定したセルの添字を格納するための、要素数 *output-multiplier* の配列 OutputPointer を新たに用意すると、 $a = 1, \dots, output-multiplier$  で、OutputPointer は次の式で決まる。

$$OutputPointer[a] = \max(\{i | IDReg[i] = IDSel, OffsetReg[i] = a\} \cup \{-1\})$$

すなわち、OutputPointer の要素には、ID が IDSel に一致し、かつオフセット値が *output-multiplier* 以下であるようなセルの添字が選ばれる。OutputPointer[a] = -1 は、オフセット値が *a* に一致するセルが存在せず、添字の値が決定できなかったことを示す。つまり、OutputPointer のいずれかの要素が -1 であれば、正しい DataOut の値は出力されず、データ削除の操作も実行できないことを意味し、このとき Valid = 0 となる。

### 3.2.5 DataOut 出力の決定

3.2.4 項より、DataOut の出力値は次の式で決まる。ただし、 $wire[m:n]$  は、信号線 *wire* の *m* ビット目から *n* ビット目までの切り出しを意味する。これは以降の項でも同様とする。

$$DataOut[data-width \times a - 1 : data-width \times (a - 1)] = \begin{cases} DataReg[OutputPointer[a]] & (OutputPointer[a] \neq -1) \\ 0 & (OutputPointer[a] = -1) \end{cases}$$

つまり、DataOut には *output-multiplier* 個のデータを結合して出力する。

### 3.2.6 IDOut 出力の決定

IDOut の出力値は、バッファに格納された ID の値のうちのいずれかであり、入力とは無関係に決まる。つまり、次の式を満たしていればよい。

$$IDOut \in \{n | \exists i. IDReg[i] = n \wedge OffsetReg[i] > 0\}$$

### 3.2.7 ID レジスタの次状態の決定

ID レジスタに格納される値は IDIn で指定された値である。よって、 $i = 1, \dots, memsize$  で、NextIDReg は次の式で決まる。

$$NextIDReg[i] = \begin{cases} IDIn & (\exists a. InputPointer[a] = i \wedge Load) \\ IDReg[i] & (otherwise) \end{cases}$$

### 3.2.8 データレジスタの次状態の決定

DataIn の値は *input-multiplier* 個に分割してデータレジスタに格納される。よって、DataIn を幅 *data-width* に切り分けた配列 DataInArray を用意すると、 $i = 1, \dots, memsize$  で、NextDataReg は次の式で決まる。

$$NextDataReg[i] = \begin{cases} DataInArray[a] & (\exists a. InputPointer[a] = i \wedge Load) \\ DataReg[i] & (otherwise) \end{cases}$$

ここで  $DataInArray[a] = DataIn[data-width \times a - 1 : data-width \times (a - 1)]$

### 3.2.9 オフセットレジスタの次状態の決定

オフセットレジスタの値は様々な条件によって変化する。場合分けを以下に列挙する。

- *input-multiplier* 個のセルに新しくデータが格納される時、オフセットの値は  $(CurrentOffset + 1), \dots, (CurrentOffset + input-multiplier)$  となる (3.2.2 項を参照)。
  - ただし、IDIn = IDSel かつ Clear = 1 のとき、格納される ID と同じ ID のデータが同時に *output-multiplier* 個削除されるため、オフセット値を *output-multiplier* 減らす。
- Clear = 1 のとき、ID が IDSel に一致するセルのオフセット値を減らす。
  - オフセット値が *output-multiplier* より大きければ、値を *output-multiplier* 減らす。
  - オフセット値が *output-multiplier* 以下であれば、値を 0 にする。よって、そのセルは取り出されることになり、空になる。

従って、 $i = 1, \dots, memsize$  で、NextOffsetReg の値は次のような式で決まる。

$$NextOffsetReg[i] = \begin{cases} CurrentOffset + a & (\exists a. InputPointer[a] = i \wedge Load \wedge \neg(Clear \wedge IDSel = IDIn)) \\ CurrentOffset + a - output-multiplier & (\exists a. InputPointer[a] = i \wedge Load \wedge Clear \wedge IDSel = IDIn) \\ OffsetReg[i] - output-multiplier & (IDReg[i] = IDSel \wedge OffsetReg[i] > output-multiplier \wedge Clear) \\ 0 & (IDReg[i] = IDSel \wedge OffsetReg[i] \leq output-multiplier \wedge Clear) \\ OffsetReg[i] & (otherwise) \end{cases}$$

## 3.3 変換器の生成

本手法で変換器生成に必要な入力は変換対象プロトコルに対応する IPC スレーブと IPC マスターと変換対象プロトコルのバス幅、及び生成される変換器のバッファ容量である。入力されたバッファ容量の値とプロトコルのバス幅に応じて TDB のパラメータ *memsize*, *data-width* が決まり、残りのパラメータはプロトコル間のデータバス幅の比によって決まる。(マスターモジュール側:スレーブモジュール側) のデータバス幅の比が  $m:n$  のとき、アドレスバッファ・書き込みデータバッファとして生成される TDB は *input-multiplier* = *m*, *output-multiplier* = *n*, 読み出しデータバッファ・応答バッファとして生成される TDB は *input-multiplier* = *n*, *output-multiplier* = *m* となる。

IPC はこれらのバッファを操作するコンポーネントとして実装される。IPC スレーブはマスターモジュールと通信し、各バッファの出力を参照しながらアドレス/書き込みデータバッファへの値の格納と読み出しデータ/応答バッファからの値の取り出しを行う。IPC マスターはスレーブモジュールと通信し、IPC スレーブと同じようにアドレス/書き込みデータバッファへからの値の取り出しと読み出しデータ/応答バッファへの値の格納を行う。入




図4 (左) バッファのデータ格納の流れ / (右) バッファのデータ取り出しの流れ

力された IPC と生成されたバッファを組み合わせる変換器とする。例として、AXI 規格に準拠したマスター/スレーブモジュールと IPC スレーブ/マスターが通信して、書き込みデータバッファに格納/取り出し操作を行うときの信号の遷移を図4に示す。図中の W で始まる信号が AXI バスの信号である。

#### 4. 回路規模の評価

##### 4.1 拡張 IPC ベース変換器の回路規模評価

2つの変換器で回路規模の評価を行った。1つは AMBA<sup>6)</sup> AXI 規格のマスターと AMBA AHB 規格のスレーブの通信を取り持つ変換器であり、AXI 側のデータバス幅を 32 ビット、AHB 側のデータバス幅を 16 ビットに設定した。もう1つは AMBA AXI 規格のマスターと OCP<sup>7)</sup> 規格のスレーブの通信を取り持つ変換器であり、AXI 側のデータバス幅を 16 ビット、OCP 側のデータバス幅を 32 ビットに設定した。これらの変換器について、バッファの記憶容量 (TDB セル数) を変えて論理合成を行い、使用リソース量を評価した。実装先として想定した FPGA デバイスは、Altera Stratix IV である。図5にその結果を示す。図中の LUT は FPGA 中の論理エレメント数である。

図5より、変換器の回路面積は概ねバッファ容量に比例することがわかる。また、セル数 64 では、Stratix IV の利用可能 LUT 数 (58,080) の半数以上を消費している。これは、バッファ機能拡張によりレジスタを制御する組み合わせ回路が FIFO に比べて複雑になったためと考えられる。

##### 4.2 考察

論理合成によって、変換器の回路規模はバッファの容量にほぼ比例することがわかった。提案手法による変換器はバッファ容量の大小にかかわらずエラーを正常に伝達可能であるが、バッファ容量が増えるとサイズが大きくなり、実装が難しくなるため、容量を適切に設定して運用する必要がある。

バッファ容量は変換器の回路面積とのトレードオフとなっており、最適なバッファ容量は接続 IP のトランザクション発生頻度や処理速度によって変化する。変換器にはプロセッサ




図5 変換器の使用リソース量の評価

などの複雑な振る舞いをする IP コアが接続されることが想定されるため、画一的な数学的モデルを用いてバッファ容量を見積もることは難しい。そこで次章では、IP コアの動作モデルを用いたシミュレーションの結果をバッファ容量決定の目安とすることを考えた。

#### 5. シミュレーションによるバッファ容量の見積もり

##### 5.1 実験内容

回路面積の評価に用いた AXI-AHB 変換器と AXI-OCP 変換器を RTL シミュレータ上で動かし、バッファ使用量の変動を計測した。シミュレーションを行うために、図6に示すような、変換器のテストベンチとして各プロトコルに従った動作を行う擬似的な IP コアを作成した。マスターとして働くモジュールは状態空間 {I, B, L, H} を持ち、各状態間を確率的に遷移する。各状態での動作の内容は、トランザクション要求を発生させない (Idle)、連続的にトランザクション要求を発生させる (Burst)、低確率でトランザクション要求を発生させる (Low)、高確率でトランザクション要求を発生させる (High) となっている。状態 B, L, H でのトランザクション発生間隔は指数分布に従うものとした。すなわち、トランザクションが発生したタイミングから数えて「 $x$  クロック後に次のトランザクションが発生している確率」は、確率分布関数  $F(x; \lambda) = 1 - e^{-\lambda x}$  で与えられる。パラメータ  $\lambda$  は状態 B のとき 1.0, 状態 L のとき 0.1, 状態 H のとき 0.5 に設定した。スレーブとして働くモジュールは状態空間 {O, U, E} を持ち、各状態間を確率的に遷移する。各状態での動作の内容は、トランザクション要求に正常応答する (Okay)、トランザクション要求に正常でない (Busy)、トランザクション要求にエラー応答する (Error) となる。




図6 テストベンチの状態遷移図




図7 実験1の結果




図8 実験2の結果

各モジュールの状態空間の遷移確率行列をパラメータ化し、シミュレーション実験を行った。以降、状態  $Q$  から  $Q'$  への遷移確率パラメータを  $P_{QQ'}$  と書く。

### 5.2 実験結果

まず、AXI-AHB プロトコル変換器を用いて、図6の遷移確率でシミュレーションを行い、各サイクルでのアドレスバッファ使用量を測定した。結果を図7に示す。図7の折れ線はバッファ使用量の遷移を示す。100~300 サイクル付近等の、折れ線が12~16の間を行き来している部分は、バッファ容量不足によりトランザクションが渋滞している状態である。

次に、AXI-OCP 変換器を用いてシミュレーションを行った。その結果を図8に示す。4.1節の設定の通り、この実験では、スレーブ側のデータバス幅がマスター側より広い。そのため、転送速度はスレーブ側のほうが速くなる。そこで、 $P_{UO}$  の値を大きく取る ( $P_{UO} = 9\%$ ,  $P_{UU} = 90\%$ ,  $P_{UE} = 1\%$ ) ことで、スレーブモジュールが Busy 状態から抜

け出しにくいような設定にした。その他の遷移確率は図6と同様である。図8は図7と同様、折れ線は各サイクルでのバッファ使用量の遷移を表す。

### 5.3 実験結果の考察

図7、図8のように、シミュレーションによってバッファの使用状況を視覚化すると、変換器のバッファ容量見積もりのよい判断材料になることがわかる。例えば、実験1の設定通りに変換器が運用された場合、バッファの容量が不足して転送遅延が大きくなることが予想される。低遅延のシステムが求められるならば、バッファ容量をより大きく取ることが望ましい。また、実験2の結果からは、トランザクションの渋滞は観測されなかった。よって、回路面積の節約を図りたい場合、バッファ容量を小さくすることも考えられる。トランザクションの発生頻度や処理速度はIPの動作に左右されるので、この見積もりが完全に正確とは言えないが、設計段階である程度のバスシミュレーションを行えるのは有用と考える。

## 6. おわりに

IPC ベース手法を始めとする、内部に容量可変のバッファを持つ変換器を自動生成する手法は、任意の異なるデータバス幅を持つプロトコル間の変換器が生成可能であるという特徴を持つ。しかし、これらの手法では、アウト・オブ・オーダー転送に対応しない限り、エラーの転送が正しく行えないという問題があった。本研究では、IPC ベースの変換器生成手法を拡張し、生成されるバッファにトランザクション識別子を管理する機能を追加することにより、アウト・オブ・オーダー転送に対応した変換器を生成する手法を提案した。提案手法を用いた変換器はバッファ容量を変更しても正常にエラー伝達が可能である。

また、バッファ容量は伝送遅延とのトレードオフになる。最適なバッファ容量を数学的モデル等で定量的に見積もるのは、実際に変換器が運用される状況の多様性を考えると困難である。そこで、本研究では、提案手法により生成した変換器を用いて、バッファ容量をシミュレーションによって評価した。そして、シミュレーションによるバッファ使用状況の視覚化がバッファ容量決定の目安となることを実験によって示した。

## 参考文献

- 1) Roberto Passerone, James A. Rowson, Alberto Sangiovanni-Vincentelli. Automatic Synthesis of Interfaces between incompatible Protocols. *DAC'98, San Francisco, California*
- 2) Roberto Passerone, Luca de Alfaro, Thomas A. Henzinger, Alberto L. Sangiovanni-Vincentelli. Convertibility Verification and Converter Synthesis: Two Faces of the Same Coin. *Intl. Conf. on Computer Aided Design (ICCAD)*, 2002
- 3) Shota Watanabe, Kenshu Seto, Yuji Ishikawa, Satoshi Komatsu, Masahiro Fujita. Protocol Transducer Synthesis using Divide and Conquer Approach. *ASPAC'07*
- 4) 石川悠司, 小松聡, 藤田昌宏, “積グラフ探索を利用した実用的なプロトコル変換器の自動合成と検証,” 電子情報通信学会技術研究報告, Vol.107, No.506, pp.1-6, 2008年3月
- 5) ChangRyul Yun, DongSoo Kang, YoungHwan Bae, HanJin Cho, KyoungSon Jhang. Automatic Interface Synthesis based on the Classification of Interface Protocols of IPs. *ASPAC'08*
- 6) AMBA Specification (Rev 2.0) <http://www.arm.com/products/solutions/AMBA.Spec.html>
- 7) OCP-IP <http://www.ocpip.org/>