インタプリタ型汎用生体シミュレータ insilicoSimのGPUによる高速化

奥	Щ	倫	弘†1,†4	置	田	真	$\pm^{\dagger 1}$	安	部	武	志†2
浅	井	義	之 $†2$	野	村	泰	伸†3	萩	原	兼	 †1

*insilico*Sim は多数の多様な常微分方程式から構成されるヘテロな生体モデルを扱 う汎用生体シミュレータである。多様なモデルを扱うために、このシミュレータはシ ミュレーションに関わる数式を表す独自形式のバイトコード用インタプリタとして動 作する。本稿ではこのインタプリタを GPU(Graphics Processing Unit)に実装し、 シミュレーションを高速化する手法を述べる。数式間のデータ依存に基づくレベルス ケジューリングを用い、相互依存のない数式を並列計算する。スレッド間での処理の 分岐を避けるために、類似した式を同じワープのスレッドに割り当てる。また、ワー プごとにバイトコードを単一化し、メモリ参照を削減する。結果、約 4000 個の式を 含むモデルを CPU での単一コアと比べ 13.6 倍高速にシミュレーションできた.

Accelerating Interpreter of General Biophysical Simulatior 'insilicoSim' on the GPU

Tomohiro Okuyama,^{†1,†4} Masao Okita,^{†1} Takeshi Abe,^{†2} Yoshiyuki Asai,^{†2} Taishin Nomura^{†3} and Kenichi Hagihara^{†1}

*insilico*Sim is a general biophysical simulator for heterogeneous biophysical models that are consists of many and manifold ordinary differential equations. In order to simulate a variety of models, this simulator operates as an interpreter for an internal byte code representation of simulation related mathematical expressions (MEs). This paper describes an acceleration method of this simulator by implementing its interpreter on the graphics processing unit (GPU). We use level scheduling under the constraint of data dependence among MEs to compute independent MEs in parallel. Our method assigns similar MEs to threads in the same warp to reduce divergent branches. We also reduce memory access by unifying byte codes interpreted by a warp. Our method simulates a model containing 4000 MEs 13.6X faster than that on a core of the CPU.

1. はじめに

近年,生物学分野において生体機能の数理モデル化が広く研究されている.これらの研究 では,生体の数理モデルに基づくシミュレーションにより,生体機能の理解が試みられてい る.生体モデル記述言語である ISML^{1),2)}は神経細胞や心筋細胞などの特定領域のモデル化 に特化しない,汎用の生体モデル記述言語である.この言語は,細胞内小器官,細胞および 臓器など複数の階層を含むマルチスケールなモデルを記述できる.これらのモデルは互いに 依存する複数種の常微分方程式(ODEs:Ordinary Defferential Equations) およびそれら が参照する数式から構成される.

*insilico*Sim³⁾は ISML モデルを扱う汎用生体シミュレータであり、モデル中の ODEs を 連立させた初期値問題を数値的に解くことにより、時間発展型のシミュレーションを行う. また、このシミュレータは、ISML の拡張などに伴う機能追加を容易にするために拡張性を 重視している.多様な ODEs への対応および高い拡張性を実現するために, *insilico*Sim は ODE を独自形式のバイトコードに変換し、解釈実行するインタプリタとして動作する.

生体モデルを用いた研究の進展に伴い,細胞などの生体部品を多数接続した大規模なモデルが作成されている.これらのモデルはシミュレーションが長時間におよぶため,その高速 化の要求がある.そこで,文献3)は MPIを用いた並列化により,大規模なモデルにおいて 8 コアのマルチコア CPU 上で3.5 倍の速度向上を達成する.一方,初期化および通信時間 を除いた計算の速度向上は6倍であり,通信が性能ボトルネックの一つと指摘している.

そこで、本研究では *insilico*Sim を共有メモリ型の並列化により高速化することを目指し、 CUDA (Compute Unified Device Architecture)⁴⁾ を用いて GPU (Graphics Processing Unit) による高速化を図る. 多様なモデルを扱うために、入力モデルに応じて GPU 上で

^{†1} 大阪大学大学院情報科学研究科コンピュータサイエンス専攻

Department of Computer Science, Graduate School of Information Science and Technology, Osaka University

^{†2} 沖縄科学技術研究基盤整備機構 オープンバイオロジーユニット

Open Biology Unit, Okinawa Institute of Science and Technology +3 大阪大学大学院基礎工学研究科機能創成専攻

Department of Mechanical Science and Bioengineering, Graduate School of Engineering Science, Osaka University

^{†4} 日本学術振興会特別研究員 DC Research Fellow of the Japan Society for the Promotion of Science

シミュレーションする ODEs を変更する仕組みが必要である. モデルは多様な ODE を含 んでおり, ODE ごとに処理を分岐する必要がある. この時, GPU においては分岐に伴う CUDA スレッド間の divergent branch⁴⁾ を避ける必要がある. また, *insilico*Sim の特徴で ある拡張性を維持することが望ましい.

提案手法は insilicoSim のインタプリタを GPU 上に移植することにより,多様な ODE への対応および拡張性を保ちつつ高速化を図る. insilicoSim のバイトコードは1つの ODE および数式ごとに1つ生成される.そこで,GPU では1つのバイトコードを1つの CUDA スレッドにより解釈実行する.モデル中の式には互いに参照依存があり,この依存に従いな がら並列計算するために,レベルスケジューリングを用いる.また,多数の細胞を接続した モデルにおいては,各細胞の構造は同様であるから,モデル中には類似する ODE が多い.この特徴に着目し,類似した式をまとめ,SIMD 型の計算機である GPU における演算効率 を向上させる.さらに,類似した式のバイトコードを単一化し,メモリ参照量を削減する.

2. 関連研究

GPU を用いて ODEs の初期値問題を高速に解く既存研究として,文献 5) および文献 6) が挙げられる. これらの研究では,ODE が 10 個以下の比較的小規模な ODEs について,初期値を変えた多数のインスタンスを生成し,それぞれのインスタンスについてシミュレーションする.1インスタンスを1つの CUDA スレッドが担当し,多数のインスタンスを GPU 上で並列計算することにより,GPU の高い演算性能を活用する.

特に,文献 5) は生体モデル記述言語 SBML を用いて記述された生体モデルのシミュレー ションを対象に,SBML から CUDA カーネルを生成するトランスレータを提案している. NVIDIA GeForce GTX 280 を用い,CPU に比べ 59.3 倍の速度向上を達成する.

本研究は、大規模なモデルに1つの初期値を与えた、1つの問題インスタンスの高速化を 目的とする. そのために、モデル中の数式や ODE を多数の CUDA スレッドにより並列計 算する. 文献 3) は、ODE の多い大規模モデルにおいてはトランスレータによる変換およ び生成されたコードのコンパイル時間がシミュレーション時間よりも長いと指摘している. したがって、モデルの変更およびシミュレーションを繰り返す実験およびモデル開発用途に おいて利便性が低い. 文献 3) はこの問題を解決する手法として、コードの変換時間が短い インタプリタ方式を用いる. 同様の理由により、本研究においてもインタプリタを用いる.

文献 7) は、CUDA スレッドおよび CUDA スレッドが担当するデータの対応付けを動的 に変更し、divergent branch を避ける手法を提案している.本研究では、事前に式を表す バイトコードおよび CUDA スレッドの対応付けを調整し,ワープ⁴⁾内のスレッドが処理するバイトコードを単一化することにより, divergent branch の削減を図る.

3. insilicoSimの概要

*insilico*Sim³⁾は生体モデル記述言語 ISML¹⁾により記述されたモデルを扱う汎用生体シ ミュレータである. ISML は XML を基にした記述言語であり、細胞などの生体部品をモ ジュールと呼ばれる単位で記述する. モジュールは別のモジュールを含むカプセル化および モジュール間同士の相互依存関係を定義できる. それぞれ、細胞および細胞内小器官のモデ ル化や、細胞間の相互作用のモデル化などに用いられる.

各モジュールにはシミュレーションにおける時刻 t を独立変数とする ODE, ODE が参 照する数式・定数および ODE の初期条件が複数記述されている. 以降, 単純な数式およ び ODE をまとめて式と呼ぶ. モジュール間の依存関係を定義することにより, 異なるモ ジュールの式を互いに参照できる.

*insilico*Sim における処理の流れは、初期化および ODEs の数値計算に別けられる(図 1). まず、初期化では生体モデルを受け取り、モデル中に含まれる式、変数および定数を抽出し、 式の依存関係を表す依存グラフを作成する. 依存グラフG = (V, E)は式 $f \in V$ を頂点、式 間の依存関係 $\langle f, g \rangle \in E$ を辺とする有向グラフである. 辺 $\langle f, g \rangle$ は式gが式fに依存する ことを示す. ここで、gが参照する変数の値をfが決めるとき、gがfに依存するとする. MPIによる並列計算を行う場合、依存グラフを分割し計算ノードに部分グラフを割り当て る. ノードへの計算割り当て後、各ノードは割り当てられた依存グラフから式の計算順序を スケジューリングする. このスケジューリングには依存グラフのトポロジカルソートを用い る. ただし、ODE により値が決まる変数は数値計算上、1 時刻前の値を参照することから、 ODE を参照する依存は無視する. 図 1 ではこの依存を破線で示す. その後、1 つの式につ き 1 つのバイトコードを生成する.

以上の初期化後,初期化時に決定したスケジューリングに基づいて,式を表すバイトコードをインタプリタにより順に計算する.1時刻分の計算後,時刻を進め,ユーザが指定したステップ数分の計算を繰り返し,モデル中の変数の時間変化を出力する.数値解法としては,Euler法および Runge-Kutta 法を用いる.

4. GPU を用いた insilicoSim インタプリタ

提案手法は, insilicoSim のシミュレーション実行部であるインタプリタを GPU を用い



て高速化する. そのために,式の計算順をスケジューリングする方法をレベルスケジューリ ングに変更し,同一レベルにあるすべての式を GPU 上で並列計算する. 以降,レベルスケ ジューリングにより分けられたレベルをフェーズと呼ぶ. 同一フェーズに含まる式は並列計 算可能であるが,それらは計算内容が相異なるものを含む. したがって,単純に CUDA ス レッドへ処理を割り当てた場合, divergent branch が生じ GPU での演算効率が低下する. そこで,各フェーズのバイトコードを類似順に並び替え, divergent branch を削減する. ま た,ワープ内の全スレッドが同一構造の式を処理する場合,それらのバイトコードを単一化 し,メモリ参照量を削減する. この並び替えおよび単一化は初期化時に行う.

4.1 レベルスケジューリングおよびフェーズの統合

互いに依存のない式を GPU 上で同時に計算するために、レベルスケジューリングにより 式の計算順序を決める. 図2 に例を示す.提案手法は数式および ODE の計算に異なるカー ネルを用いており、すべての数式の計算後に ODE を計算するフェーズを設ける.

提案手法はフェーズごとに, GPU において CUDA カーネル⁴⁾ を1回起動する. モデル により,フェーズ内の式が少ない場合があり,そのようなフェーズでは GPU 上での計算時 間に比ベカーネル起動にかかる時間が相対的に長い. このカーネル起動時間を削減するた めに,フェーズを統合しカーネルの起動回数を削減する. そのために,次の条件を満たす式 を,より前のフェーズに移動する.

まず,式 f について, f が依存する式の集合を D(f) および f を含むフェーズを P(f)とする. f が依存するすべての式 $g \in D(f)$ のうち,最後に計算される式を e とする. $D(f) \cap P(e) = \{e\}$,すなわち,f が依存する e 以外の式が e を含むフェーズ P(e) に無い とき,f を P(e) に移動する.そして,e の後に f を計算する.以上の式の移動操作を,2



番目のフェーズ以降にスケジュールされたすべての式に施す.その後,フェーズ中のすべての式を移動できたフェーズを削除する.なお,式fを式eの後に移動した場合,eのバイトコードにfのバイトコードを連結する.これにより,eの後にfを計算する.

例えば、図 2(b) においてフェーズ F3 の d = I(y, a)は、フェーズ F2 で値が決まる変数 $a \ control b$ を参照している。F2 には a の他に I(y, a) が参照する変数がないことから、d の計算を F2 に移し、a の後に続けて計算する。一方、F2 の a = H(x, b, c)は F1 において並列計算 される b および c に依存する。したがって、一貫性を保つために a は F1 へ移動できない。

4.2 バイトコードの並び替えおよび単一化

GPU上では各 CUDA スレッドが 1 つのバイトコードを解釈実行し、フェーズ内の全バ イトコードを並行計算する.ワープを構成する 32 個の CUDA スレッドが計算内容の異な るバイトコードを担当する場合, divergent branch が生じ GPU の性能を引き出せない.

そこで、図3に示すように、各フェーズにおいて計算するバイトコードを並び替え、CUDA スレッド間の divergent branch を削減する.まず、フェーズ内のバイトコードを長い順に ソートする.次に、それらを長さが同じバイトコードの集合 *B*₁, *B*₂, … *B_n* に分け、各 *B_i* 内のバイトコードを類似度に基づいて並び替える.

バイトコードの類似度は、バイトコード中のオペコード列をベクトルとみなしたときのベ クトル間の距離で定める。本研究ではこの距離を単純な置換数、すなわち、2 つのオペコー ド列内の同じ位置に異なるオペコードがある数で定める。 B_i から任意に 1 つのバイトコー ド $b_{i,1} \in B_i$ を取り出し、それを B_i において先頭に配置するバイトコードとする。次に、 $b_{i,1}$ とその他すべてのバイトコード $b_{i,x} \in B_i - \{b_{i,1}\}$ の距離を調べ、距離が最も近いバイ トコードを 2 番目に配置する。これを $b_{i,2}$ とし、以降 $b_{i,j}(j = 3, \cdots |B_i|$)を順に決める。

類似したバイトコードの数がワープサイズ⁴⁾ よりも小さい場合,並び替え後も divergent branch が発生する.そこで,図4に示すように,冗長なスレッドを追加し,ワープ内の全 スレッドに同じオペコード列を持つバイトコードを担当させる.



図4 冗長なスレッドによる divergent branch の回避

加えて、ワープ内の CUDA スレッドが担当するバイトコードを単一化し、バイトコード 参照によるメモリアクセスを削減する(図5).バイトコード間で異なるオペランドが存在 する場合、そのオペランドをバイトコード外の定数テーブルに格納し、その定数テーブルを 間接参照するようにバイトコードを修正する.

4.3 バイトコードの詳細

*insilico*Sim のバイトコードは、スタックマシンでの実行を想定しており、式を解析した 構文木を後順序でバイト列に変換する. 既存の CPU 版³⁾ では約 40 種のオペコードを持つ. 例えば、スタックおよびメモリヘデータを入出力する命令として、定数および変数値をス タックヘプッシュする CONSTANT および VARIABLE や、スタック上にある計算結果を変数へ 代入する ASSIGN がある.また、スタック上の値に対する算術演算、三角関数、比較、論理 演算命令および条件付き代入向けの条件分岐命令などがある.特徴として、加算および乗 算命令は 2 つ以上のオペランドをとることができ、和や積を効率よく扱える.このバイト コードは式の計算に特化しており、現在扱えるデータ型は倍精度浮動小数点型のみである.

GPU版では、バイトコードを単一化するために、スタックへのプッシュおよび計算結果の出力に使われる代入命令を拡張する. その他の命令は CPU版と同様である. 前述の通



図5 バイトコードの単一化

り、バイトコードを単一化するとき、スレッド間で異なる定数および変数オペランドは定数 テーブルへワープごとに連続させて書き出す.そして、定数は定数テーブルから、変数は定 数テーブルに記録されたアドレスを基に実際の値を間接参照する.これらの動作をするた めに、定数および変数用に CONSTANT_IND および VARIABLE_IND 命令を追加する.バイト コードを単一化するときに元の CONSTANT および VARIABLE をこれらの間接参照命令および 定数テーブルの参照位置に置き換える.同様に、結果の出力先を定数テーブルから取得する 代入命令 ASSIGN_IND を追加する.これらは GPU 向けのバイトコードの単一化処理および GPU 上で動作するインタプリタを実装したカーネル内部でのみ使用され、シミュレータの その他の部分およびモデルへの変更を生じさせない.

4.4 インタプリタの実装

図 6 にインタプリタ部を実装したカーネルの擬似コードを示す.update_functions() カーネルが数式を計算し,update_odes_euler()カーネルが Euler 法に基づいて ODEs を 計算する.これらのカーネルをフェーズごとに GPU で起動する.なお,数式および ODEs は別々のフェーズで計算することから,両カーネルを同時に起動することはない.両カーネ ルの引数 index は各 CUDA スレッドが担当するバイトコードの先頭アドレスを格納した 配列であり,引数 codes はバイトコードを格納した領域である.consts は定数テーブル, input および output はそれぞれ各フェーズにおける変数値の入力および出力用配列である.

update_functions()において数式を計算する時,計算結果の代入命令 ASSIGN は単に出 力先配列へ値を書き出す.一方,update_odes_euler()において ODEs を計算するとき, ASSIGN は Euler 法に基づいて差分を加算する.両カーネルにおいて ASSIGN を除く処理は 共通である.そこで,テンプレートを用いて共通部分を担当する update()関数を記述し, 重複した処理の記述を避ける.Runge-Kutta 法においては,ODEs の計算に3種類のカー ネルを用いるが,同様にテンプレートにより重複コードを少なくできる. update() 関数において,計算の途中結果を積むスタックにはローカルメモリ⁴⁾を用いる. 大多数の CUDA スレッドが担当する式において,オペランドは比較的少ない.ゆえに,必 要なスタック長は短くてよいと考えられるからである.

オペランド中の定数および変数が異なるバイトコードを単一化した場合,それらを間接参 照する.インタプリタはバイトコードから定数テーブル内の参照位置を取り出し,ワープ内 でのスレッド番号を加算してスレッドごとに異なる定数および変数のアドレスを定数テーブ ル consts から取り出す.

CPU は 1 ステップの計算における各フェーズについて, update_functions() または update_odes_euler() カーネルを起動する. 全フェーズの計算後, 必要に応じて GPU で の計算結果をメインメモリに転送する. そして, シミュレーションのステップを1つ進めて 各フェーズの計算を繰り返す.

5. 評価実験

提案手法による速度向上を確認するために、5つの生体モデルについてシミュレーション の実行時間を測定した.提案手法(GPU版)の実験環境は、CPUが Intel Xeon X5472 3.0 GHz,メモリは 8 GB, GPU は NVIDIA GeForce GTX 480 である. OS は Windows 7 x64 SP1,開発環境は Visual Studio 2010 および CUDA 4.0 である. ビデオドライバはバー ジョン 270.81 を用いた.既存の CPU版³⁾の実行時間は、CPU に Intel Core i7 930 2.8 GHz を搭載し、12 GB のメモリを持つ計算機上で測定した. OS および開発環境は GPU 版と同様である.なお、CPU および GPU 上でのシミュレーションにおいて、モデル中の 変数は全て倍精度浮動小数点数を用いている.

表1に実験に用いた生体モデルを示す. Luo-Rudy は文献 8)の心筋細胞モデルを ISML で記述したものである. LR-Ring および LR-Line はそれぞれリング状に 80 個および直線 状に 100 個の Luo-Rudy を接続している. また, Wang および Rybak はそれぞれ文献 9) および文献 10)の神経細胞モデルに基づいた ISML モデルである. 表1 に示すように,提 案手法は GPU 上で数千の式を含む大規模なモデルのシミュレーションを実行できる.

5.1 シミュレーションの実行時間

図7に、表1のモデルを Euler 法により 1000,000 ステップ(シミュレーション時間 10 秒,刻み幅 0.01 ミリ秒)計算する実行時間を示す. GPU 版はバイトコードの並び替え (Reorder),冗長スレッドの追加(Redundant),バイトコードの単一化(Unify)および フェーズの統合(Merge)の4手法すべてを適用し,10,000 ステップごとに計算結果をメ

template<class AssignT> __device__ void update(index, codes, consts, input, output) { stack[STACK_SIZE]; *sp = stack - 1; id = blockIdx.x * blockDim.x + threadIdx.x; id_in_warp = threadIdx.x % WARP_SIZE; pc = index[id];while((inst = read_int(pc, codes)) != END) { switch(get_opcode(inst)) { case CONSTANT: /* push a constant value */ push(sp, read_double(pc, codes)); case CONSTANT_IND: /* push a constant value */ adr = read_int(pc, codes) + id_in_warp * sizeof(double); push(sp, consts[adr]); case VARIABLE: /* push a variable value */ push(sp, input[read_int(pc, codes)]); case PLUS_NARY: /* add or sum */ n = get_num_ops(inst, pc, codes); sp -= n-1; v = 0;for(i=0; i < n; i++) v += sp[i];push(sp, v);**case ASSIGN**: /* assign a value to a variable */ AssignT::assign(read_int(pc, codes), pop(sp), input, output); } } } --constant-- double *delta; /* an array of step sizes */ struct AssignFunction { __device__ static void assign(pos, value, in, out) { out[pos] = value; } struct AssignEuler { --device-- static void assign(pos, value, in, out) { out[pos] = in[pos] + value * delta[pos]; } __global__ void update_functions(index, codes, consts, input, output) { update<AssignFunction>(index, codes, consts, input, output); } **__global__ void** update_odes_euler(index, codes, consts, input, output) { update<AssignEuler>(index, codes, consts, input, output); }

図 6 インタプリタを実装した CUDA カーネルの擬似コード

インメモリへ転送する. GPU 版のスタックサイズは 32 とした. 計算にかかる時間のみを 比較するために, CPU 版および GPU 版ともに計算結果のファイル出力は行っていない.

Luo-Rudy は小規模なモデルであり, GPU を用いる処理のオーバヘッドが相対的に大きく, CPU でのシミュレーションよりも実行時間が 2.7 倍長くなっている.一方, 1000 以上の式を含むその他 4 つのモデルでは, 4.06~13.6 倍の高速化を達成する.

表 2 にデータ出力を含む全体の実行時間を示す.シミュレーション時間を1秒および刻み 幅を 0.01 ミリ秒とし,100,000 ステップのシミュレーションを実行した.全ステップにおけ

Runge-Kutta 法

GPU

97.0 (99.9%)

142(96.5%)

137(97.3%)

192 (99.0%)

116(95.0%)

CPU

6.17(99.2%)

262(98.6%)

1060 (99.8%)

492 (99.8%)

621 (99.3%)

情報処理学会研究報告 IPSJ SIG Technical Report



表 1 性能評価に用いるモデル

表3 Euler 法使用時のビデオメモリ使用量

表2 データ出力を含む 100,000 ステップの実行時間(単位:秒).() 内はインタプリタの実行時間が占める割合

GPU

5.68(96.7%)

25.4(63.0%)

26.0(83.9%)

63.2(38.9%)

84.7 (13.3%)

Euler 法

CPU

1.66(96.8%)

69.3(94.5%)

295 (99.1%)

125 (99.1%)

159(97.4%)

モデル	Luo-Rudy ⁸⁾	Wang ⁹⁾	Rybak ¹⁰⁾	LR-Ring	LR-Line
バイトコード	3.05 KB	8.09 KB	13.7 KB	13.2 KB	14.6 KB
定数テーブル	2.38 KB	83.5 KB	91.3 KB	89.8 KB	101 KB
変数など	3.64 KB	77.1 KB	77.9 KB	139 KB	169 KB
計算結果	4.43 MB	229 MB	229 MB	410 MB	496 MB
(1 ステップ分)	0.453 KB	23.5 KB	$23.5~\mathrm{KB}$	$42.0~\mathrm{KB}$	$50.8~\mathrm{KB}$
合計	4.43 MB	230 MB	230 MB	410 MB	496 MB

5.2 提案手法の効果

モデル

Wang

Rybak LR-Ring

LR-Line

Luo-Rudy

図8にGPU版に適用した4手法の効果を示す.GPUからメインメモリへの計算結果の転送を除き,GPUを用いた計算時間のみを計測した.図左端のBaseは4手法をいずれも適用しない場合であり,他はそれぞれ左隣から適用手法を1つずつ加えている.

バイトコードの並び替え処理(Reorder)は、Base に比べ計算時間を7~56%増加させる. Reorder は最長のバイトコードを先頭の CUDA スレッドに割り当て、類似したバイトコー ドを以降の CUDA スレッドに割り当てる.したがって、スレッド ID が小さな CUDA ス レッドに長いバイトコードを割り当てる傾向がある.これにより、ワープ間で負荷の偏りが 生じ、計算時間が増加すると考えられる.

Reorder に加え, 冗長なスレッドの追加(Redundant)により, Luo-Rudy において計 算時間が 48%短縮される. Luo-Rudy は類似した式が少なく, 異なるバイトコードが同一 ワープ内で実行されており, 分岐が divergent branch となる割合が多い. 実際に, CUDA Visual Profiler⁴⁾を用いてシミュレーションの最初の 100 ステップについて, 数式計算カー ネルにおける divergent branch の割合を測定した. divergent branch の割合は Reorder に おいて約 8%であり, Redundant により約 0.2%に減少する. 一方, 他のモデルには類似し

る全変数の値を出力しており、ファイルアクセスが性能ボトルネックとなる.そこで、デー タ出力用の CPU スレッドを作成しデータ出力およびインタプリタの実行を異なる CPU ス レッドで実行した.出力用 CPU スレッドには 10,000 ステップごとに計算結果を渡す.デー タ出力用 CPU スレッドは、受け取った計算結果をそのままバイナリファイルとして書き出 す.出力を渡す間隔は実験的に決定した.

CPU版では, Euler 法および Runge-Kutta 法ともに, データ出力時間がほぼ隠蔽され, 実行時間の 94%以上がインタプリタの実行時間である.一方, GPU版では Euler 法を用い るとき,インタプリタの実行よりも出力にかかる時間が長い.特に, LR-Line ではインタ プリタの実行時間は実行時間全体の 13%である.ただし,実用上はユーザが興味のある変 数のみを出力すればよく,また複数ステップに 1 度の出力で十分な場合もある.このような 場合にはファイル出力は性能ボトルネックとならないことが多い.

なお、10,000 ステップの計算結果を格納するために、LR-Line では約 500 メガバイトの ビデオメモリを使用する.**表**3 にビデオメモリ使用量の内訳を示す.計算結果用の領域を 除く使用メモリ量は、今回用いたモデルにおいて数百キロバイトである.したがって、出力 する変数の削減などにより、計算結果用の領域を縮小するとより式の多いモデルを扱える.

情報処理学会研究報告 IPSJ SIG Technical Report



表4 バイトコードおよび定数テーブルの使用メモリ量(単位:キロバイト)

モデル	Base	Unify
Luo-Rudy	4.0	5.4
Wang	210.9	91.6
Rybak	291.3	100.6
LR-Ring	313.5	104.1
LR-Line	387.1	117.2

た式が多数あり、Redundantの効果が顕著には表れない.

図8において、バイトコードの単一化(Unify)による性能向上への寄与が最も高く、Base に比べ計算時間を12~48%短縮する. 表4にバイトコードおよび定数テーブルの使用メモ リ量を示す.定数テーブルを追加したために、Luo-Rudy はBase よりも Unify のメモリ使 用量が多い.一方、その他のモデルにおいては1/2~1/3に削減される.特に、同じ細胞を 多数接続するモデルほど削減率が高い. Redundant の場合と同様にプロファイラを用いて ビデオメモリ参照命令数および実際にビデオメモリ参照リクエストが発行された数を調べ た. Redundant により CUDA スレッドが増加することから、参照命令数はBase に比べ Luo-Rudy では751%、その他のモデルにおいては26~41%増加する. Luo-Rudy での命令 数増加率が高い原因は、Redundant により追加される冗長スレッド数が相対的に多く、ス レッド数が Base の 10 倍以上に増加するからである.一方、参照リクエスト数はBase に比 ベ 42~76%削減されており、バイトコードの単一化によりメモリ参照量を削減できている. フェーズの統合(Merge)は Rybak 以外のモデルにおいては Unify までを適用したより

表5 フェーズ中のバイトコード数(上段)および種類数(下段)

モデル	Base	Merge		
Luo Pudu	$22 \rightarrow 6 \rightarrow 2 \rightarrow 1 \rightarrow 8$	$22 \rightarrow 2 \rightarrow 8$		
Luo-nuuy	$14 \rightarrow 6 \rightarrow 2 \rightarrow 1 \rightarrow 3$	$16 \rightarrow 2 \rightarrow 3$		
Wang	$1000 \rightarrow 100 \rightarrow 100 \rightarrow 400$	$1000 \rightarrow 100 \rightarrow 400$		
wang	$7 \rightarrow 1 \rightarrow 1 \rightarrow 3$	$7 \rightarrow 1 \rightarrow 3$		
Dubalt	$842 \rightarrow 280 \rightarrow 40 \rightarrow 480 \rightarrow 200$	$842 \rightarrow 40 \rightarrow 480 \rightarrow 200$		
пурак	$8 \rightarrow 5 \rightarrow 1 \rightarrow 5 \rightarrow 4$	$11 \rightarrow 1 \rightarrow 5 \rightarrow 4$		
I D Ding	$1924 \rightarrow 562 \rightarrow 81 \rightarrow 80 \rightarrow 640$	$1924 \rightarrow 322 \rightarrow 1 \rightarrow 640$		
LIX-IXINg	$16 \rightarrow 9 \rightarrow 2 \rightarrow 1 \rightarrow 4$	$18 \rightarrow 6 \rightarrow 1 \rightarrow 4$		
LB-Line	$2399 \rightarrow 699 \rightarrow 100 \rightarrow 100 \rightarrow 800$	$2399 \rightarrow 399 \rightarrow 80 \ 0$		
Dit-Dille	$15 \rightarrow 7 \rightarrow 1 \rightarrow 1 \rightarrow 3$	$17 \rightarrow 4 \rightarrow 3$		

も計算時間を 2~19%短縮する.一方, Rybak では計算時間が 24%長くなる. Rybak では 数式を計算する最初のフェーズにおいて, Merge 前はバイトコード中の平均オペコード数 が 9.3,最大 16 であるのに対し,統合後は平均 13.6,最大 81 であった.つまり,統合によ り負荷が突出して高いバイトコードが生じる.1つの式に依存する複数の式の計算が,1つ のバイトコードに連結されたために生じると考えられる.この負荷の不均衡により,Rybak の計算時間が増大したと考えられる.

表5 にレベルスケジューリング後に、各フェーズが含むバイトコードの数および種類数を示す. Base の場合,バイトコード数は各フェーズで計算する式の数と同じである. 種類数は、バイトコードのオペコード列が一致する場合に同種であるとみなして計数した. Merge により、Luo-Rudy および LR-Line では 2, その他のモデルでは 1 フェーズ削減されており、実モデルにおいてフェーズ統合できることが分かる.一方,Merge により、各フェーズにおけるバイトコードの種類は増加しうる.

提案手法は、GPUでのインタプリタが使用するスタックをローカルメモリに配置している. 図9にスタックを共有メモリ⁴⁾ に配置した場合の性能を示す. *insilico*Sim のバイトコードには、和や積など任意個数のオペランドをとる命令がある.最大スタック長以下で計算できるよう、これらの命令においてオペランド数が多い場合は2回以上の演算に適宜分割している.今回用いたモデルが必要とするスタック長は、分割しない場合最大 100 程度であり、最も分割した場合は7である.図9より、LR-Line を除き、ローカルメモリおよび共有メモリのいずれでも性能に大きな差はない.これは、Fermi 世代の GPU におけるローカルメモリに対するキャッシュの効果であると考えられる.

情報処理学会研究報告 IPSJ SIG Technical Report



表6 CPU 版に対する GPU 版の誤差の数および計算結果全体に占める割合

モデル	E	Juler 法	Runge-Kutta 法		
Luo-Rudy	0	(0%)	0	(0%)	
Wang	1	$(6 \times 10^{-7}\%)$	0	(0%)	
Rybak	6	$(4 \times 10^{-6}\%)$	9	$(5 \times 10^{-6}\%)$	
LR-Ring	200125	(0.06%)	171614	(0.05%)	
LR-Line	80858	(0.02%)	206	$(5 \times 10^{-5}\%)$	

5.3 GPU を用いた計算による誤差

最後に,GPU での計算誤差について述べる.**表**6に,CPU および GPU 版の計算結果 のうち,異なる数値の数およびそれらが計算結果全体に占める割合を示す.ステップ数は 100,000 ステップである.LR-Ring を Euler 法により計算した場合,最も誤差のある数値 が多く,結果全体の 0.06%において CPU および GPU 版に差がみられた.その多くは,絶 対値が 10⁻¹⁴ 以下の数である.この時の最大の絶対誤差は 0.1 であり,CPU および GPU での計算結果がそれぞれ 13433.9 および 13433.8 であった.最大の相対誤差は 2.04 × 10⁹ であり,CPU および GPU での値は 2.06 × 10⁻²⁴ および -4.2×10^{-15} であった.

6. まとめ

本研究では、汎用生体シミュレータである *insilico*Sim を高速化するために、多数の ODEs を並列計算するインタプリタを GPU 上に実装した. GPU 上で並列処理するために、レベ ルスケジューリングを用いて数式および ODEs の計算順を決定する. そして、同じレベル のすべての式を 1 回のカーネル実行で計算する. 多数の細胞を相互接続したモデルにおい ては、類似した式が多数存在することに着目し、類似した式のバイトコードをワープごとに 単一化する. この単一化により、SIMD 型の計算機である GPU における演算効率の向上お よびメモリ参照量の削減を図った. 結果、CPU の単一コアを用いる場合に比べ、最大 13.6 倍高速であった. 今後の課題は、バイトコードのチューニングおよび GPU クラスタ環境を 用いたより大規模なモデルに対するシミュレーションを可能にすることである.

謝辞 本研究の一部は特別研究員奨励費(23・5860),科学研究費補助金(基盤研究(B) 2330007),科学研究費補助金(若手(B)23700036)および大阪大学グローバル COE プ ログラム *in silico* medicine の補助による.

参考文献

- Asai, Y., Suzuki, Y., Kido, Y., Oka, H., Heien, E., Nakanishi, M., Urai, T., Hagihara, K., Kurachi, Y. and Nomura, T.: Specifications of insilicoML 1.0: A Multilevel Biophysical Model Description Language, *J. Physiological Sciences*, Vol.58, No.7, pp.447–458 (2008).
- 2) Physiome.jp, http://www.physiome.jp/ (2011).
- 3) Heien, E.M., Okita, M., Asai, Y., Nomura, T. and Hagihara, K.: insilicoSim: an Extendable Engine for Parallel Heterogeneous Biophysical Simulations, Proc. 3rd Int'l Conf. Simulation Tools and Techniques (SIMUTools '10), pp.78:1–78:10 (2010).
- 4) NVIDIA Corporation: CUDA Programming Guide Version 4.0 (2011).
- 5) Ackermann, J., Baecher, P., Franzel, T., Goesele, M. and Hamacher, K.: Massively-Parallel Simulation of Biochemical Systems (2009).
- 6) Herrmann, F., Silberholz, J., Bellone, M., Guerberoff, G. and Tiglio, M.: Integrating post-Newtonian equations on graphics processing units, *Classical and Quantum Gravity*, Vol.27, No.3 (2010). 12 pages.
- 7) Zhang, E.Z., Jiang, Y., Guo, Z., Tian, K. and Shen, X.: On-the-Fly Elimination of Dynamic Irregularities for GPU Computing, *SIGPLAN Not.*, Vol.46, No.3, pp. 369–380 (2011).
- 8) Luo, C.-H. and Rudy, Y.: A Model of the Ventricular Cardiac Action Potential. Depolarization, Repolarization, and Their Interaction, *Circulation Research*, Vol.68, No.6, pp.1501–1526 (1991).
- 9) Wang, X.-J. and Buzsáki, G.: Gamma Oscillation by Synaptic Inhibition in a Hippocampal Interneuronal Network Model, J. Neuroscience, Vol.16, No.20, pp. 6402–6413 (1996).
- 10) Rybak, I.A., Shevtsova, N.A., Lafreniere-Roula, M. and McCrea, D.A.: Modelling spinal circuitry involved in locomotor pattern generation: insights from deletions during fictive locomotion, J. Physiology, Vol.577, No.2, pp.617–639 (2006).