

## 高性能格子ボルツマン計算のための マルチ FPGA アクセラレータの性能見積り

高野 芳 彰<sup>†</sup> 佐野 健太郎<sup>†</sup> 山本 悟<sup>†</sup>

### 1. 背景および目的

格子ボルツマン (LBM) は流体を計算する方法の一つであり、混相流や多孔質物体を扱える点で優れている。しかしながら、LBM は低い演算密度を持つことから、近年多コア化の進むマイクロプロセッサや GPU では、高いピーク演算性能に比べ不十分なメモリ帯域により実効性能が制約されてしまう。さらに悪いことに、マイクロプロセッサや GPU をネットワークにより多数接続した並列計算機では、その規模が大きくなるにつれ並列処理効率が低下し、その結果、実際の計算では真のピーク演算性能のほんの一部しか得られない。このような非効率的な計算は、マイクロプロセッサが持つ演算性能と帯域のバランスが計算アルゴリズムの要求を満たしていないことに起因する。

これに対して、個々の計算アルゴリズムに対し適切な演算および帯域リソースを持つ計算機を設計し、効率良く高性能計算を実現する方法として、回路再構成技術に基づく専用計算機が注目を集めている。特に近年大規模化と高性能化が進む FPGA を用いることにより、ASIC と比べ迅速かつ安価に高性能専用計算機を開発できる。これまで、FPGA により LBM 計算を高速化する試みとして、単一の FPGA 上に LBM の計算データパスを実装した LBM アクセラレータが報告されている [2]。本アクセラレータでは、データをストリームとして計算回路に流し込みながら、多段の LBM パイプラインが高スループットの計算を行う。単精度浮動小数点計算に対し、本アクセラレータは 100MHz 動作にも関わらず同世代のマイクロプロセッサと比べ 3~4 倍の速度向上を実現した。しかしながら一方で、FPGA 上の計算回路自体はさらに高い速度向上を実現可能であったにも関わらず、PCI-Express の帯域により実効性能が頭打ちとなることが明らかとなった。

### 2. マルチ FPGA アクセラレータ

本研究では、拡張可能な多段パイプラインにより一定のデータストリーム帯域に対して高性能 LBM 計算を実現可能なマルチ FPGA アクセラレータを開発している。本アクセラレータでは、セルオートマトンに対して提案された複数世代計算のストリーム化手法 [1] に基づき、複数タイムステップの LBM 計算を複数段のパイプラインとして実行する。必要に応じて FPGA

を追加しパイプライン段数を増加させることにより、一定帯域のまま高性能計算を効率良く実現できる。

これまで、アクセラレータの試作プラットフォームとして用いる Terasic 社 DE4 FPGA ボードに対し、FPGA 上に実装可能な単精度浮動小数点 LBM 計算回路数とその最大動作周波数の見積りを行った。228,000 ロジックエレメント相当の 91,200 個の Adaptive Logic-Module (ALM) と 322 個の 36-bit 整数乗算器 (DSP) を持つ ALTERA Stratix IV EP4SGX230 に対し、PCI-Express コア、計算回路にデータを入出力するストリームモジュール、1 格子 1 タイムステップ分の LBM 計算回路 (LBMCOMP) を実装したところ、それぞれ 3503 ALMs (3.8%), 1183 ALMs (1.3%), 24488 ALMs (26.9%) を消費することが明らかとなった。LBMCOMP には、72 個の加算器、62 個の乗算器、2 個の定数乗算器、および 1 個の除算器が含まれる。これらより、本 FPGA には 3 個の LBMCOMP が実装可能であることが分かった。また、実装した回路は 125MHz 以上で動作可能であることが明らかとなった。

現実装ではデータストリームの幅変換のため全サイクルの 4/9 のみにおいて計算が行われており、単一の FPGA に LBMCOMP を 3 つ試作実装する場合には  $(72 + 62 + 2 + 1) \times 3 \times 0.125 \times 4/9 = 22.8$  GFlop/s が達成出来る見通しである。これを 1 次元アレイとして接続することにより、例えば 10 個の FPGA では 230 GFlop/s が PCI-Express のバンド幅で実現できると考えられる。

上記の性能見積りには改善の余地が多々ある。今後は、演算器の削減、動作周波数の向上、および、演算のスケジューリングにより計算回路の性能向上を行う予定である。これらの最適化により、上記の FPGA 単体でも 100 GFlop/s 程度の性能を達成可能である。

### 参 考 文 献

- 1) T. Kobori, T. Maruyama, and T. Hoshino. A celluler automata system with FPGA. *Proceedings of the 9th Annual IEEE Symposium on Field-Programmable Custom Computing Machines*, pages 120–129, April 2001.
- 2) K. Sano, O. Pell, W. Luk, and S. Yamamoto. FPGA-based streaming computation for lattice boltzmann method. *Proceedings of the International Conference on Field-Programmable Technology (FPT)*, pages 233–236, December 2007.

<sup>†</sup> 東北大学大学院情報科学研究科