MLP に着目したパイプライン化発行キューの 動的サイジング

甲 良 祐 也^{†,} 安 藤 秀 樹[†]

メモリ・インテンシブなプログラムの実行時間を短くするアプローチとして,メモリ・レベル並列 性 (MLP: memory-level parallelism)の利用は有効である.MLP利用の1手法として,積極的な アウト・オブ・オーダ実行がある.このためには大きな発行キューが必要であるが,そのような発行 キューはクロック速度を低下させるという問題がある.発行キューをパイプライン化すればこの問題 を回避することができるが,発行が遅延し計算インテンシブなプログラムではIPCが著しく低下す るという問題が生じる.本論文では,MLPが利用可能なときのみ発行キューを拡大する動的サイジ ング手法を提案する.本手法は,MLPが利用可能かどうかを最終レベル・キャッシュのミスの生起に よって予測あるいは判断し,発行キューをサイジングする.SPEC2000ベンチマークを用いて評価 した結果,提案の動的サイジング手法を用いれば,評価したほとんどのプログラムでサイズを固定し た場合での最善の性能とほぼ同等かそれ以上の性能を達成できることを確認した.平均では,サイズ を固定した場合での最善の性能よりSPECint2000で0.7%,SPECfp2000で10.2%,両ベンチマー ク・スイートで11.1%高い性能を達成した.

MLP-Aware Dynamic Sizing of Pipelined Issue Queue

YUYA KORA^{†,} and HIDEKI ANDO[†]

Exploiting memory-level parallelism (MLP) is an effective approach to reduce execution time of memory-intensive programs. One of schemes to exploit MLP is aggressive out-oforder execution. For this, a large issue queue is required, but it degrades the clock rate. Although pipelining the issue queue solves this problem, it delays instruction issue and thus degrades IPC in compute-intensive programs dramatically. This paper proposes a dynamic sizing scheme that enlarges the issue queue only when MLP is exploitable. Our scheme changes the size of the issue queue by predicting or determing whether or not MLP is exploitable, based on occurence of the last-level cache misses. Our evaluation results using the SPEC2000 benchmark programs show that, in most programs, our dynamic sizing scheme achieves as well or better performance, compared with the best performance in a fixed-size issue queue. On an average, a processor with our scheme achieves 0.7%, 10.2%, or 11.1% higher performance, in SPECint2000, SPECfp2000, or both benchmark suites, respectively, over the best performance in a fixed-size issue queue.

1. はじめに

プロセッサとメモリの間の速度差は非常に大きく, 一般に,メモリ・ウォールと呼ばれている.メモリ・ ウォールは,メモリ・インテンシブなプログラムの性能 を著しく制限している.積極的なアウト・オブ・オー ダ実行は,この問題を解決する1手法である.これ は,メモリ・レベル並列性(MLP: memory-level parallelism)を利用し,メモリ・レイテンシを隠蔽しよう

とするものである.

アウト・オブ・オーダ実行でメモリ・ウォール問題 を解決するには、プロセッサがサポートする in-flight 命令を、現在の商用プロセッサで実現されているその 数より大幅に増加させる必要がある.このために重要 なハードウェアとしては、リオーダ・バッファ(ROB: reorder buffer),発行キュー、ロード/ストア・キュー (LSQ: load/store queue),レジスタ・ファイルがあ る.しかし、これらのサイズを増加させると、一般に は、クロック・サイクル時間を悪化させるという問題 がある.本研究では、主として発行キューに焦点を当 てる.

動作時間が長くクロック速度に悪影響を与える論理

[†] 名古屋大学大学院工学研究科

Graduate School of Engineering, Nagoya University 現在,ローム(株) Presently with Rohm Co., Ltd.

において,その悪影響を除く一般的手法としてパイプ ライン化がある.発行キューをパイプライン化するこ とは回路的には可能であるが,命令レベル並列(ILP: instruction-level parallelism)を有効に利用できなく なるという問題がある.具体的には,発行された命令 の結果タグは直後のサイクルに発行キューに放送され, 依存する命令を即座に発行できなければ,互いに依存 のある命令を連続したサイクルで発行できなくなる. このため,MLPの利用機会が乏しい計算インテンシ ブなプログラムでは IPC が低下する.

以上をまとめると,次のようになる.メモリ・イン テンシブなプログラムでは,主記憶レイテンシが実行 時間を大きく支配するので性能上 ILP 利用は重要でな く,MLP を利用することが有効である.このためパ イプライン化した大きな発行キューは有効である.逆 に,計算インテンシブなプログラムでは,計算が実行 時間を支配するので ILP 利用は重要であるが,MLP の利用機会が乏しいので,パイプライン化した大きな 発行キューは不利である.

以上を踏まえ本論文では,MLP が利用可能と予測 した時に発行キューを拡大し(この時,パイプライン 段数を増加させる)性能向上を図り,MLP が利用不能 となった時点で縮小する(この時,パイプライン段数 を減少させる)発行キューの動的サイジング手法を提 案する.MLP 利用可能かどうかは,L2 キャッシュ・ ミス(本論文では,最終レベル・キャッシュをL2とす る)が1度でも起こった場合にそのように予測する。 これは,L2 キャッシュ・ミスが時間的にかたまって生 じる傾向があることを利用するものであり,1度起こ れば,その後も早期に生じると期待できるからである. 一方,MLP 利用不能の判断は予測ではなく実際にそ のようになった時をもって判断する.すなわち,最後 にL2 キャッシュ・ミスが生じてから主記憶レイテン シだけ経過したときに MLP 利用不能と判断する.

本論文ではまず,2節で関連研究について述べる. 次に,3節で発行キューの構成とパイプライン化の方 法について説明する.4節で発行キューの動的サイジ ングを提案し,そして5節で評価を行う.最後に6節 でまとめる.

2. 関連研究

2.1 発行キューのサイジング

Folegnaniらは,性能への寄与が小さな発行キューの領域の使用を取りやめることによる発行キューのサイジング手法を提案した¹⁾.この手法では,発行キューの末尾の領域のエントリから発行された命令のコミッ

ト数を数えることにより IPC への寄与を計算し,それ があらかじめ定めた閾値より低ければ,その領域の使 用を取りやめる.一方,拡大の利益があるかどうかの 判断のために,定期的に発行キューを拡大し,性能寄 与があるかどうかをチェックする.この手法は,発行 キューの特定の領域の性能への寄与をモニターすると いう直接的な方法であるが,発行キュー拡大の明確な 指針がないため,MLP 利用を狙い急激な変動に対し タイムリーに発行キューを拡大することが困難である.

Ponomarev らは発行キューの占有率に着目した動 的サイジングを提案した²⁾.この手法では,一定期間 での発行キュー内の平均命令数を調査し,その数が現 在の発行キュー・サイズのより一定数少なければ縮小 を行う.また,発行キューが一杯であるためにディス パッチが停止したサイクル数を数え,その値があらか じめ定めた閾値以上となれば拡大を行う.発行キュー 縮小のタイミングは一定間隔であるのに対して,拡大 は,発行キューが一杯になった任意のタイミングで行 われるので,MLP利用に適している.しかし,発行 速度よりディスパッチ速度を高く設計するのが一般的 であるから,キャッシュ・ミスが生じなくてもいずれは 発行キューは一杯になり,MLPを利用できない状況 でも発行キューを拡大してしまうという問題がある. 2.2 発行キューの拡大

Stark らは,間接的に依存する命令により発行キュー で待ち合わせている命令を投機的にウェイクアップす ることにより,発行キューをパイプライン化し,サイ ズを拡大する手法を提案した³⁾.間接的に依存する命 令を特定し,ウェイクアップするタイミングを計算す るために,フロントエンドの論理が非常に複雑化す るという問題がある.このため,パイプラインの深さ は2段程度で制限される.同様のアイデアは,加藤ら によっても試された⁴⁾.間接的に依存する命令を履歴 ベースで見つける手法であり,論理の複雑度は下げら れ,より深いパイプライン化が可能である.

Brown らは,選択論理を介さず,ウェイクアップ論 理単独で発行のループを構成することによる投機発行 により,発行論理をパイプライン化する手法を提案し た⁵⁾.選択論理を介さないことにより,発行後実際に は選択されず実行できない命令が生じ,かつそれに依 存する命令も誤って発行される投機ミスが生じうる. このため,複雑な再発行機構が必要となる.

Hrishikesh らは,発行キューをセグメントに分け, パイプライン化する構成を提案した⁶⁾.古いセグメン トほどパイプライン化の遅延を受けないよう工夫され ているが,タグ RAM からは同時に選択された命令の



タグを読み出す必要があるため(さもなければ,ファ ンインが発行キュー・サイズのタグ線の調停器が別途 必要でこれは選択回路と複雑度が等しい)残念ながら 古いセグメントもパイプライン化の不利を被る.

Brekelbaum らは,発行遅延を伴う大きな発行キュー と小さく1サイクルで発行できる発行キューを組み合 わせる階層化手法を提案した⁷⁾.レディとなった若い 命令は大きな発行キューから発行されるが,レディで ない古い命令は小さな発行キューに移され,レディに なるのを待つ.小さな発行キューへのレディでない古 い命令を移動するという複雑な論理が必要となる.ま た,大きな発行キューは計算インテンシプなプログラ ムには無駄であり,電力を浪費する.

2.3 大きな発行キューの代替手法

Lebeck らは, L2 キャッシュ・ミスでストールする命 令及びそれに依存する命令を発行キューから抜き出し, WIB(waiting instruction buffer) と呼ぶバッファに退 避させることにより,発行キューのエントリを有効活 用する手法を提案した.しかし,実際に発行キューの エントリを有効活用するには,退避した命令が使用し ていたエントリを詰めるための高度な発行キューのコ ンパクション⁸⁾が必須であり,発行キューが複雑化す る.また,WIB と発行キューの間で命令を移動させる 必要があり,ディスパッチ,発行バンド幅を圧迫する.

Mutlu らは, L2 キャッシュ・ミスでストールしてい る間,実質的な実行を停止し,MLP 利用のためだけ に後続の命令を実行する runahead 実行と呼ぶ手法を 提案した⁹⁾.runahead 実行中にはプロセッサ状態を 更新する実質的な命令実行を行えないため,大きな発 行キューを持つ場合に性能を損失する。

3. 発行キューのパイプライン化

提案の手法は,発行キューのパイプライン化の方法 として,2.2節で述べたようなアーキテクチャ支援に より工夫されたものではなく,単純に回路的に直接パ イプライン化することを前提としている.本節では, その回路について述べる.

発行キューは,図1に示すようにウェイクアップ論



理,選択論理,タグ RAM,ペイロード RAM からな る.ウェイクアップ論理の各エントリは,対応する命 令の2つのソース・オペランドのタグとデータ依存の 状態(解決か未解決か)を示すレディ・フラグを保持す る.両方のデータ依存が解決した場合,選択論理に発 行要求を出す.選択論理では,資源競合を考慮し,発 行許可を出す.発行許可を受け,ペイロード RAM か ら対応する命令の情報が出力され,発行が完了する. 発行許可信号は同時に,タグ RAM にも出力され,発 行される命令のデスティネーション・タグを得る.これ をウェイクアップ論理の全エントリに放送し,レディ・ フラグを更新する.回路の詳細については,文献10) を参照されたい.

発行キューのクリティカル・パスは, ウェイクアッ プ論理 選択論理 タグ RAM を経てウェイクアップ 論理に戻るパスである.図2に,1サイクルで動作 する発行キューのレイアウトとその上でのクリティカ ル・パスを示す.クリティカル・パスは,発行キュー の末尾のエントリのレディ・ビットを保持する FF(R と記された四角)から出発し,発行要求信号が送られ, 選択論理 (マーク (1)) を経由して発行許可信号をタグ RAM に送り, タグがビット線 (マーク (2)) を経由し て出力され,ウェイクアップ論理の先頭から末尾に向 かってタグがドライブされ (マーク(3)), 末尾のエン トリでタグ比較が行われ (マーク(4)), レディ・ビット を保持する FF に入るまでのパスである.発行キュー・ サイズを拡大すると,このクリティカル・パスの遅延 IQ_delay がクロック・サイクル時間 cycle_time より 長くなる.クロック・サイクル時間を伸ばさないため には, $S = [IQ_delay/cycle_time]$ 段にパイプライン 化しなければならない.

図3に, S = 3段にパイプライン化する場合のパ イプライン・レジスタの挿入例を示す(発行幅4).小 さな四角がFFである.クリティカル・パス(赤の線) には,レディ・ビットを保持する必ず必要なFF(Rで マークされている)以外に2つのFF(黒とピンクの四 角)を挿入している.挿入位置は,パイプライン・レ ジスタ間の信号遅延が,クロック・サイクル時間を超 えないように決定する.クリティカル・パス以外のパ



図 3 3段にパイプライン化した発行キュー







(b) 動的配線の場合図 4 バイパス回路付き FF

スには,その信号タイミングがクリティカル・パスの 信号タイミングと合い,発行キューが論理的に正しい 動作をするよう,FF(ハッチングされた四角)を挿入 する.

異なる発行キュー・サイズで,パイプライン段数が 3段以外の場合も同様にしてパイプライン・レジスタ を挿入する位置を決定する.そして,ある特定のサイ ズ/パイプライン段数 S で発行キューを動作させると きには、その段数のときに挿入を決定したパイプライ ン・レジスタのみ有効とし,その他のパイプライン・ レジスタはバイパスする.図3の例では, Rのマーク がない四角で表された FF は, S = 3 以外の段数の時 はバイパスされる.図4(a)に,静的配線に挿入する FF (黒およびハッチングされた四角)を,(b)に動的 配線に挿入する FF(ピンクの FF) の回路を示す.こ の他,発行キューの使用しない領域に伸びるウェイク アップ論理のタグ線のゲーティング (AND 回路によ る) とタグ RAM のビット線のゲーティング (トラン スミッション・ゲートによる)が,遅延を不要に伸ば さないために必要である.

パイプライン化を行えば,どのような大きさの発行 キューも実現できそうであるがそうではない.なぜな ら,選択論理についてはパイプライン化することが困 難であるからである.ウェイクアップ論理から発行要 求が選択論理に出力され,それが許可されたかどうか を1サイクル以内にウェイクアップ論理が受けとらな ければ,次のサイクルに再び発行要求を出すべきかど うかわからない.よって,選択論理はパイプライン化 はできず,選択論理の遅延によって発行キューの最大 サイズが決まる.

パイプライン化発行キューの動的サイジ ング

1 節で述べたように,利用できる MLP が存在する 場合は大きな発行キューが有効であるが,そうでない ときはパイプライン化による損失を受ける.本節では, MLP に着目した発行キューの動的サイジング手法を 提案する.

4.1 発行キューの拡大

L2 キャッシュ・ミス (以下,単にキャッシュ・ミスと 呼ぶ)により主記憶よりデータを読み出している間に, 他のキャッシュ・ミスが生じれば,読み出しをオーバ ラップでき実効的にミス・レイテンシを削減できる. できるだけミスをオーバラップさせるには,早期に多 くのロードを発行する必要があり,発行キューの拡大 が有効である.

一般に,キャッシュ・ミスは時間的にかたまって生 じる傾向がある.これは,プログラム実行のフェーズ 変化に応じてメモリ・アクセスの局所性が低い瞬間が あるためと考えられる.図5に,キャッシュ・ミス間 隔に対するミス回数の累積分布を示す (プロセッサ構 成は,後に示す表2のとおりである).mcfとartは, 他のプログラムと比較してキャッシュ・ミス回数が著 しく多く左の縦軸ではスケールに入らないので,縦軸 を別途右に設けている.横軸の値が x のとき縦軸の値 がyとは,前回のキャッシュ・ミスからの間隔がxサ イクル以下であったミスの回数は,1000命令当たり y回であったことを示す.同図より,グラフは急峻に 立ち上がっており,多くのミスが32~64 サイクル以 内の間隔で起こっていることがわかる.この事実に基 づき,本手法では,キャッシュ・ミスが1度生じたら, 今後もしばらくキャッシュ・ミスが生じ続けると予測 し,発行キューを拡大する.

拡大の方法は次のとおりである.今,クロック速度 を悪化させず,パイプライン段数Sで動作する発行 キューの最大サイズをIQS(S)とする.現在,パイプ ライン段数 S_{curr} で,発行キュー・サイズ $IQS(S_{curr})$ で動作しているとする.拡大と判断した場合は,パイ プライン段数を S_{curr} +1とし,発行キュー・サイズ を $IQS(S_{curr}$ +1)に拡大する(現在がすでにサイジ

75



図 5 L2 キャッシュ・ミス間隔に対するミス回数の累積分布

ング可能な最大サイズなら,そのサイズにとどめる). 4.2 発行キューの縮小

発行キューが大きい状態で MLP が利用できなくなると,発行キューのパイプライン化による ILP 利用上の損失が性能低下をもたらす.最後にキャッシュ・ミスが生じてから主記憶レイテンシだけ経過したときにMLP は利用不能となるから,この時点で発行キューを縮小する.縮小方法は,拡大方法と単純に逆であり,パイプライン段数を $S_{curr} - 1$ とし,発行キュー・サイズを $IQS(S_{curr})$ から $IQS(S_{curr} - 1)$ に縮小する(現在がすでにサイジング可能な最小サイズなら,そのサイズにとどめる).縮小においては,縮小により削除される領域に命令が存在しなくなるまで命令の発行キューへの挿入をストールし,実際に縮小を行う.

4.3 電力上の利点

これまで性能上の利点を述べてきたが,動的サイジ ングは電力上の利点もある.文献1)によれば,発行 キューが消費する電力はプロセッサが消費する電力の 25%を占め,高い電力効率(性能当たりの電力が低い こと)が要求される.発行キューは主に以下の回路で 電力を消費し,動的サイジングを用いることにより電 力を抑制することができる.

タグ比較器:結果タグと発行キューで待ち合わせている命令のソース・タグを比較するウェイクアップ論理の中の回路である.一般に,高速化のため

にダイナミック回路で構成される¹¹⁾.タグが不 一致の時に電力が消費されるが,ほとんどのタグ 比較の結果は不一致なので,非常に多くの電力が 消費されることになる.文献1)によれば,発行 キューの消費電力の 63%がこれにより費やされ る.これに対し,動的サイジングでは,使用され なくなったエントリで,比較器のプリチャージを 抑制するようにすれば,電力は消費されない.

選択論理:ウェイクアップ論理からの発行要求から,発行幅以下の要求を許可する回路である.調停回路¹¹⁾やプレフィクス・サム回路¹²⁾で実装する方法が発表されている.前者は,4つの要求から1つを選ぶ小さな調停器をツリー状につないで構成される.後者は,加算器をツリー状につないで構成される.これらの回路を静的回路で構成する場合,使用されないエントリからの発行要求は常に0となるので,回路を構成するトランジスタのスイッチング回数が減少し,電力は抑制される.動的回路で構成する場合,使用されないエントリからの発行要求を受ける回路のプリチャージを抑制すれば,電力は消費されない.

以上,動的電力について述べたが,リーク電力につ いては,使用されないエントリの回路を Vdd ゲーティ ングによって電源を遮断すれば,抑制できる.

4.4 発行キュー以外の重要な資源のサイズ

in-flight 命令数を決める資源として,発行キュー以 外に LSQ と ROB がある.レジスタ・リネーミング の方法によっては,レジスタ・ファイルも決定要素と なる.発行キューを拡大した場合,これらの資源もバ ランスをとって拡大する必要がある.

LSQ の実装には種々のものが提案されているが (例 えば,文献 13),14)),発行キューと同じく基本的に FIFO なので,パイプライン化しサイジング可能であ る.ただし,パイプライン段数分発行が遅延するとい う悪影響が生じる.

ROB も,発行キューと同じく基本的に FIFO なの で,サイジング可能である.パイプライン化による 悪影響についてはレジスタ・リネーミングの方式に依 存する.Intel Pentium 4 のように,物理レジスタが ROB とは別途存在するタイプでは,ROB のパイプラ イン化については悪影響は生じないと考えられる.な ぜなら,フロントエンドで開始される割り当てられた エントリの初期化は実行終了までに終了すればよいの で,その遅延は隠蔽される.また,書き込みやコミッ トの遅延は命令のレイテンシに影響を与えない.一方, Intel P6 アーキテクチャのように,ROB のエントリ

program	misses/K-insts		main memory	is memory-	branch	
	L1 data	L2	access rate	intensive?	mispreds/K-insts	
bzip2	12.0	1.1	0.5%	no	10.89	
gcc	77.9	0.2	0.1%	no	1.89	
gzip	8.9	0.3	0.1%	no	13.52	
mcf	127.9	56.1	16.2%	yes	24.80	
parser	17.2	0.1	0.0%	no	7.32	
perlbmk	3.4	0.0	0.0%	no	4.56	
vortex	2.4	0.3	0.1%	no	0.38	
vpr	11.2	2.4	0.8%	yes	8.86	
(b) SPECfp2000						
program	misses/K-insts		main memory	is memory-	branch	
	L1 data	L2	access rate	intensive?	mispreds/K-insts	
ammp	33.7	10.8	3.8%	yes	1.25	
applu	11.0	5.4	2.9%	yes	0.28	
apsi	1.3	0.4	0.2%	no	0.34	
art	159.4	69.9	27.6%	yes	1.10	
equake	19.4	7.5	2.6%	yes	1.79	
mesa	3.5	1.4	0.5%	no	2.12	
mgrid	11.2	3.4	0.9%	yes	0.07	
swim	34.3	12.3	5.4%	yes	0.01	

表 1 ベンチマーク・プログラム (a) SPECint2000

にリネーム・レジスタを保持するタイプでは,レジス タ数は可変にできるが,レジスタの読み出しに ROB のパイプライン段数分の遅延を被り,フロントエンド のパイプラインが長くなり分岐予測ミス・ペナルティ が増加するという悪影響を被る.

Pentium 4 型のレジスタ・リネーミング手法では, レジスタ・ファイルは発行キューと共に拡大する必要が あるが,そのサイジングは困難である.なぜなら,生 存を開始するエントリも終了するエントリも空間的に ランダムに生じるからである.したがって,アクティ プな発行キューのサイズに関わらず,発行キューの最 大サイズにバランスしたサイズで維持せざるをえない. 大きなレジスタ・ファイルの実装方法には種々のもの が提案されているが(階層化^{15),16)},バンク化¹⁷⁾),本 論文では,Intel Pentium 4 型のレジスタ・リネーミ ング手法を仮定し,かつ単純なパイプライン化を仮定 する.これによりクロック速度に悪影響を与えないが, 深いパイプラインにより分岐予測ミス・ペナルティが 増加し IPC に悪影響を与える.

5.評価

5.1 評価環境

SimpleScalar Tool Set Version 3.0a をベースに シミュレータを作成し,評価した.命令セットは, MIPS R10000 を拡張した SimpleScalar/PISA であ る.ベンチマーク・プログラムとして SPECint2000 と SPECfp2000 からそれぞれ 8 本ずつ,計 16 本の プログラムを使用した.バイナリは,gcc ver.2.7.2.3 を用い,-O6 -funroll-loopsのオプションでコンパイ ルし作成した.表1に,後述するベース・プロセッサ での実行におけるロードのメモリ・アクセスに関する 統計及び分岐予測ミス率を示す.SPECint2000では, *mcf, vpr*のみメモリ・インテンシブであるのに対し, SPECfp2000では*apsi, mesa*を除いた全てのベンチ マークがメモリ・インテンシブである.

評価の基準となるベース・プロセッサの構成を表 2 に示す.命令発行は1サイクルで行える.

5.2 評価モデル

ベース・プロセッサの構成を修正した大きな発行 キューを持つ次のモデルを評価した.

- 固定サイズ・モデル:発行キューは S 段にパイプ ライン化されており,命令発行に S クロックを要 する.発行キューは後に表3に示すサイズに固定 されている.
- 動的サイジング・モデル:固定サイズ・モデルと 同様に発行キューはパイプライン化されている. 発行キューは,物理的には表3に示す最大サイズ のものを持っているが,提案手法によりサイズを 動的に変更する.
- 理想モデル:発行キューのサイズは固定サイズ・ モデルのそれと同じであるがパイプライン化され ておらず、1クロックで動作する.それによるク ロック速度への影響はないとする.

表 2 ベース・プロセッサの構成

Pipeline width	4-instruction wide for each of		
	fetch, decode, issue, and commit		
ROB	128 entries		
Issue queue	64 entries		
LSQ	64 entries		
Physical register	128 for each of int and fp		
Function unit	4 iALU, 2 iMULT/DIV, 4 fpALU,		
	2 fpMULT/DIV/SQRT		
L1 I-cache	64KB, 2-way, 32B line		
L1 D-cache	64KB, 2-way, 32B line, 2 ports,		
	2-cycle hit latency, non-blocking		
L2 cache	2MB, 4-way, 64B line,		
	12-cycle hit latency		
Main memory	300-cycle min. latency,		
	8B/cycle bandwidth		
Branch prediction	hybrid of 16-bit history 64K-entry		
	PHT gshare $+$ 2K-entry bimodal		
	with 4K-entry choice predictor,		
	10-cycle misprediction penalty		

表 3 <u>S 段パイプライン化発行キューに許されるエン</u>トリ数 S 1 2 3 4

エントリ数 64 256 480 544

5.3 発行キュー・サイズ

パイプライン化した4命令発行の発行キューで,ク ロック・サイクル時間を悪化させない最大エントリ数 を,HSPICEを用いた回路シミュレーションにより求 めた¹⁰⁾.32nm LSI 技術を仮定している.配線遅延が 全体の遅延に大きな影響を及ぼすので,長い配線には 積極的にリピータを挿入している.ベース・プロセッ サの発行キューの遅延によってプロセッサのクロック・ サイクル時間が決定されると仮定する.

3節で述べたように,発行キューの最大サイズは選 択論理の遅延で決まるので,ベース・プロセッサの発 行キューの遅延時間で動作可能な最大サイズの選択論 理を求め,そのサイズを発行キューの最大サイズとし た.このとき,ウェイクアップ論理とタグ RAM は合 わせて3段にパイプライン化されなければならないこ とが回路シミュレーションによりわかった.よって, 最大サイズの発行キューのパイプライン段数は4で ある.

4 段未満のパイプライン構成での発行キュー・サイ ズは,3節で述べたようにして求まる.パイプライン 段数と対応する発行キューのサイズを表3に示す.

5.4 ROB, LSQ, レジスタ・ファイル

固定サイズ・モデルで,発行キューのサイズをベー ス・プロセッサのそれの N 倍にしたときは,それとバ ランスをとるために,同時に ROB,LSQ,レジスタ・ ファイルを N 倍に拡大する.動的サイジング・モデ ルにおいては、これらは物理的には最大サイズである IQS(S = 4)/IQS(S = 1)倍に拡大するが、4.4節で 述べたように、ROB と LSQ については発行キューと 共に動的にサイジングする.レジスタ・ファイルにつ いてはサイジングしない.同節で述べたように、これ らの資源を拡大したときは、パイプライン化によりク ロック速度への悪影響を避けることができるとする. 以上のように、これらの資源の拡大倍率は発行キュー のそれと同率と単純に仮定したが、サイズとパイプラ イン段数の正確な関係は、構成を仮定し、回路シミュ レーションにより求める必要がある.今後の課題とし たい.

4.4 節で述べたように,LSQにおいては,パイプラ イン化によりその段数分発行が遅延する.一方,ROB のパイプライン化は実行に何ら影響を与えないとする.

レジスタ・ファイルのパイプライン化は,分岐予測 ミス・ペナルティを増加させる.ここで,クロック・ サイクル時間をベース・プロセッサの発行キューの遅 延 T_{base} とすると,S段パイプライン化発行キュー を持つ固定サイズ・モデルの分岐予測ミス・ペナル ティは, $BMP_{base} + (S-1) + ([T_{RF}(S)/T_{base}] - [T_{RF}(1)/T_{base}])$ である.ここで, BMP_{base} はベー ス・プロセッサの分岐予測ミス・ペナルティ, $T_{RF}(S)$ はS段にパイプライン化した発行キューに対応する レジスタ・ファイルのアクセス時間である. T_{base} は, 回路シミュレーションにより得, $T_{RF}(S)$ はCACTI 6.5^{18} を用いて得た.この結果,S = 2,3,4のとき分 岐予測ミス・ペナルティは,それぞれ11,13,14 サイ クルとなった.

動的サイジング・モデルでの分岐予測ミス・ペナル ティは,レジスタ・ファイルが最大サイズで固定され ているので,前述の分岐予測ミス・ペナルティの式に おいて,第3項がS = 4のときの値で固定される.こ れにより分岐予測ミス・ペナルティは,S = 1, 2, 3, 4のときそれぞれ,11,12,13,14 サイクルとなる.

5.5 IPC

図6,図7に、それぞれSPECint2000、SPECfp2000 における IPC の測定結果を示す.青色の棒グラフは、 固定サイズ・モデル (横軸が $S = 1 \sim 4$ の棒)または動 的サイジング・モデル (横軸が「sizing」の棒)の IPC を示しており、オレンジ色の棒グラフは理想モデルの IPC を示している.なお、S = 1での2本の棒グラ フについては、固定サイズ・モデルと理想モデルで構 成上の差違はなく、単純にベース・プロセッサの IPC である.



グラフよりまず言えることは,動的サイジング・モ デルは, vpr を除くどのプログラムにおいても,固定 サイズ・モデルの S =1~4 での性能の中で最も高い 性能とほぼ同等かそれを上回る性能を達成している ということである (vpr については,5.6 節で議論す る).幾何平均では,固定サイズ・モデルで最善の S での性能を SPECint2000 で 0.7%,SPECfp2000 で 10.2%上回っている.また,図8に示すように,両ベ ンチマーク・スイートの幾何平均では,固定サイズ・ モデルの最善の性能を 11.1%上回っており,この結果, ベース・プロセッサに対し 45.1%の性能向上を達成す ることができた.両ベンチマーク・スイートにおいて, SPECint2000,SPECfp2000 個別の評価における固 定サイズの最善からの改善率より大きな改善率が得ら れたのは,両ベンチマーク・スイートを合わせること により,計算インテンシブなプログラムとメモリ・イ ンテンシブなプログラムの混在度が高くなったためで ある.すなわち,その混在度が高いほど,動的サイジ ング・モデルにおける適応能力の有効性が表面に現れ るからである.

また,動的サイジング・モデルは,パイプライン化 発行キューのデメリットがほとんどない(分岐予測ミ ス・ペナルティが増加するというデメリットはある) 理想モデルと比べても,*vpr*を除くどのプログラムで も,*S*=1~4 での性能の中で最も高い性能とほぼ同 等の性能を達成している.幾何平均では,理想モデ ルでプログラム毎に最善の*S*をとったときの性能を SPECint2000 で 5.0%, SPECfp2000 で 4.1%下回る



図 8 SPECint2000 と SPECfp2000 を合わせた平均 IPC

に過ぎない.このことは,動的サイジングがパイプラ イン化された発行キューのデメリットを避けつつタイ ムリーに発行キューを拡大し MLP を利用しているこ とを示している.以上のように,提案の動的サイジン グ手法は,理想モデルと比べてもほとんどのプログラ ムで遜色ない性能を達成していることから,本論文で 提案した方式の枠組みにおいて,より複雑なパラメー タ・チューニング(例えば,発行キュー拡大と判断す るまでに必要とするL2キャッシュ・ミス回数のチュー ニング)は不要といえる.

メモリ・インテンシブなプログラム(表1参照)に注 目すると,固定サイズ・モデルと理想モデルでは,多く の場合 S を増加させると著しく性能は向上し, S = 4の時に最大性能を示している.また,2つのモデルの 間の性能差は小さい.これは,プログラムの実行時間 が主記憶アクセス時間に支配されており, MLP を最 も利用できる最大サイズの発行キューが有利であるこ とを示している.しかし, mcf, vpr, equake にはその 傾向がない. mcf, vpr に関しては, 分岐予測ミス率が 高いことが原因であると思われる(表1参照).分岐予 測ミス率が高いと,大きな発行キューを多くの命令で 埋めることができなくなり, MLP の利用度が低下す る.これに対して, equake が大きく性能向上しない 点については,今のところ原因は不明である.動的サ イジング・モデルは,前述したように vpr を除いて, 固定サイズ・モデルおよび理想モデルにおける最高性 能とほぼ等しい性能を達成している.vpr については, 分岐予測ミスによる MLP 利用度の低下に加え,分岐 予測ミス・ペナルティの影響を強く受け (理想モデル で,Sを増加させると性能が著しく低下していること からわかる),固定サイズ・モデルおよび理想モデル における最高性能に達していない.

計算インテンシブなプログラムに注目すると,理想 モデルでは S が変化しても性能は変化が少い.この ことは,発行キュー・サイズ 64 エントリ (ベース・プ ロセッサの発行キュー・サイズ)で ILP 利用がほぼ限 界にあることを示している.一方,固定サイズ・モデ



(b) SPECfp2000



ルでは, Sを増加させると多くの場合,著しく性能が低下する.これは,MLP利用の機会が少なく,大きなパイプライン化発行キューがILP利用において不利であることを示している.これに対して動的サイジング・モデルは,固定サイズ・モデルと理想モデルにおける最高性能とほぼ等しい性能を達成している.

5.6 動的サイジング・モデルにおいて選択された 発行キュー・サイズの割合

動的サイジング・モデルにおいて,実行時に選択さ れた発行キューのサイズ (S で表している) の分布を 図9に示す.当然ながら,メモリ・インテンシブなプ ログラムではSが大きい状態にある割合が高く,逆に 計算インテンシブなプログラムでは S が小さい状態 にある割合が高くなっている.多くのプログラムで, S = 1またはS = 4という極端な状態が多い.しか し興味深いプログラムとして , bzip2 でのサイズ選択 割合に注目されたい.図6で示したように,bzip2で は,固定サイズ・モデルでS = 1のときが最善であ る.しかし,図9に示すように,S=2~4の期間が全 体の 30%以上を占めている. すなわち, bzip2 は計算 インテンシブではあるが, 少数ながらキャッシュ・ミ スを起こし,それに合わせてタイムリーに発行キュー を拡大し MLP を利用していると言える.この結果, S = 1の固定サイズ・モデルの性能を 4.3%上回るこ とができた.

80

同様に興味深い例として art がある. このプログラ ムは表1に示すように極めてメモリ・インテンシプで ありながら,S = 1の期間が20%もある.つまり,全 体としては非常にメモリ・インテンシプであるが,計 算インテンシプな期間が存在するということである. この期間は発行キューを小さくし,ILP利用に最適化 することが得策である.このように振舞った結果,固 定サイズ・モデルで最善のS = 4の時より,2.0%と わずかではあるが性能が向上している.

最も例外的なプログラムとして vpr がある.このプ ログラムでは,かなり均等にS = 1 - 4が選択されて いる.表1に示す通り,このプログラムはメモリ・イ ンテンシブなものに分類できるが,L2キャッシュ・ミ ス率はその中では最も低い.また,図5に示す通り, 全 L2 キャッシュ・ミス数に対して間隔 256 サイクル以 下で生じる L2 キャッシュ・ミスの割合は , メモリ・イ ンテンシブなプログラムの平均で 63% であるのに対し て,47%と低い.以上のことから,最適な発行キュー・ サイズは時間とともに激しく変化し,しかも MLP利 用の機会があまり多くないという特徴を持っているこ とがわかる.このため,かなり均等にS = 1 - 4が選 択されていると思われる.このようなプログラムは発 行キュー・サイズの最適な選択は難しく,結果として, 図5に示す通り,固定サイズ・モデルの最善性能より 唯一大きく (11.1%) 性能が低下している.

ただ1つのプログラムで問題があるもののその他の プログラムでは,メモリ・インテンシブ,計算インテ ンシブに関わらず,提案の動的サイジング手法により MLP と ILP を最適に利用しているといえる.

6. ま と め

MLP を利用する有効な手法として,大きな発行 キューによる積極的なアウト・オブ・オーダ実行が ある.しかし,大きな発行キューのクロック速度への 悪影響を除くパイプライン化はILPの利用を妨げてし まう.本論文ではMLPを利用できる時は発行キュー を拡大しMLPを利用し,そうでない時は発行キューを 縮小しILPの利用を行う動的な発行キューのサイジン グ手法を提案した.我々の手法は極めて単純でありな がら,非常に有効に機能する.SPEC2000ベンチマー クを用いて評価した結果,提案の動的サイジング手法 を固定した場合での最善の性能とほぼ同等かそれ以上 の性能を達成できることを確認した.平均では,サイ ズを固定した場合での最善の性能より SPECint2000 で 0.7%, SPECfp2000 で 10.2%,両ベンチマーク・ スイートで 11.1%高い性能を達成した.

謝辞 本研究の一部は,日本学術振興会科学研究 費補助金基盤研究(C)(課題番号22500045)による 補助のもとで行われた.本研究は東京大学大規模集積 システム設計教育研究センターを通しシノプシス株式 会社の協力で行われたものである.

参考文献

- D. Folegnani, et al., Energy-effective issue logic, In ISCA-28, pp. 230–239, Jun. 2001.
- [2] D. Ponomarev, et al., Reducing power requirements of instruction scheduling through dynamic allocation of multiple datapath resources, In *MICRO-34*, pp. 90–101, Dec. 2001.
- [3] J. Stark, et al., On pipelining dynamic instruction scheduling logic, In *MICRO-33*, pp. 57–66, Dec. 2000.
- [4] 加藤伸幸ほか、命令発行キューの深いパイプライン化 のための投機発行、In SACSIS 2009, pp. 319-326, 2009 年 5 月.
- [5] M. D. Brown, et al., Select-free instruction scheduling logic, In *MICRO-34*, pp. 204–213, Dec. 2001.
- [6] M. S. Hrishikesh, et al., The optimal logic depth per pipeline stage is 6 to 8 FO4 inverter delays, In *ISCA-29*, pp. 14–24, May 2002.
- [7] E. Brekelbaum, et al., Hierarchical scheduling windows, In *MICRO-35*, pp. 27–36, Nov. 2002.
- [8] J. A. Farrell, et al., Issue logic for a 600-MHz outof-order excution microprocessor, *JSSC*, Vol. 33, No. 5, pp. 707–712, May 1998.
- [9] O. Mutlu, et al., Runahead execution: An effective alternative to large instruction windows, In HPCA-9, pp. 129–140, Feb. 2003.
- [10] 甲良祐也ほか、命令発行キューの遅延時間評価、In SACSIS 2010, pp. 45-52, 2010 年 5 月.
- [11] S. Palacharla, et al., Quantifying the complexity of superscalar processors, Technical Report CS-TR-1996-1328, University Wisconsin, Nov. 1996.
- [12] 五島正裕, Out-of-order ILP プロセッサにおける命令 スケジューリングの高速化の研究, 京都大学, 博士論文, 2004 年 3 月.
- [13] E. F. Torres, et al., Store buffer design in first-level multibaked data caches, In *ISCA-32*, pp. 469–480, Jun. 2005.
- [14] H. W. Cain, et al., Memory ordering: A value-based approach, In ISCA-31, pp. 90–101, Jun. 2004.
- [15] J. L. Cruz, et al., Multiple-banked register file architectures, In ISCA-27, pp. 316–325, May 2000.
- [16] R. Shioya, et al., Register cache system not for latency reduction purpose, In *MICRO-43*, pp. 301– 312, Dec. 2010.
- [17] R. Balasubramonian, et al., Reducing the complexity of the register file in dynamic superscalar processors, In *MICRO-34*, pp. 237–248, Dec. 2001.
- [18] N. Muralimanohar, et al., CACTI 6.0: A tool to model large caches, HPL-2009-85, HP Laboratories, Apr. 2009.