

本論文では疎行列-ベクトル積において,Segmented Scan (SS)法のマルチコア 向き実装である BSS 法を改良し,並列性を高め,キャッシュ親和性を高める新方式の Blocked BSS 法を提案する.128 スレッド実行が可能な HITACHI SR16000/VL1 で性能評価を行った.性能評価の結果,フロリダ行列では従来の単純な行分割方式に 対し非零要素均等化方式が最大で 63.5%の速度向上が達成できた.また,ある特定の 行が密となる人工行列では,従来の BSS 法に対し提案する Blocked BSS 法は 48%の 速度向上を達成できる場合があった.

A Blocked BSS Implementation for Sparse Matrix-vector Multiplication and Its Performance Evaluation on a High Thread Parallel Environment

TAKAHIRO KATAGIRI^{†1} and MASAHIKO SATO^{†2}

In this paper, we propose "Blocked BSS" method, which gives us high parallelism and cache affinity property to BSS method, which is a multicore implementation based on Segmented Scan (SS) method. Performance evaluation with a highly threaded environment by using the HITACHI SR16000/VL1 indicates that: (1) maximum 63.5% speedup is established by using normalized non-zero method to the simple row-decomposition method with Florida matrix collection; (2) 48% speedup is established by using the proposed blocked BSS to the original BSS with an artificial matrix which is set to a particular dense row.

†1 東京大学情報基盤センター

Information Technology Center, The University of Tokyo †2 自然科学研究機構核融合科学研究所

National Institute for Fusion Science

1. はじめに

数値計算ライブラリにおける自動チューニング(以降,AT)技術は,密行列やFFTな ど信号解析ライブラリで成功を収めてきた¹⁾⁻³⁾.これは,階層キャッシュに代表されるハー ドウェアの複雑化と,数値計算ライブラリ特有の複雑なチューニング手法による開発コスト の増大が背景にある.一方,疎行列ライブラリは,ハードウェアの複雑化だけでなく,入力 データの特徴に見合う実装をしないと高性能が達成できない.そのため入力データの特徴を 自動抽出し最適実装をAT する方式が,OSKI⁴⁾を中心に行われてきた.

近年,計算機ハードウェアの複雑化はさらに進み,数十コアに及ぶマルチコア化や多階層 キャッシュ化が進んでいる.さらに,GPU(Graphics Processing Unit)に代表される演算 アクセレータとマルチコア CPUの混載型の計算機が登場し,非均一(ヘテロジニアス)環 境がハイエンドな計算機環境では普通となりつつある.通信網も階層化され性能の静的見積 りが難しい.今後,耐故障性が重視されることを考えると,実行時までジョブを割り当てた 物理ノードの配置は不明となるだろう.通信処理や計算処理の実行前最適化(静的最適化) が困難になる.

このような状況の中,我々は疎行列ライブラリにおける実行時 AT の機能開発を目的に, Xabclib⁵⁾を開発してきた.特に実行時アルゴリズム(実装法)選択のため,入力データと ノード内スレッド数の変化に応じた AT 機能を提供する.OpenMPで並列化しているため, ノード内の高スレッド実行時の AT 効果が重要となる.そこで本論文では,以下の2つの 目的がある.

第1に,並列性とキャッシュ再利用性を高めた Blocked BSS (Branchless Segmented Scan)法を提案する.BSS法とは,Xabclib プロジェクトで開発された Segmented Scan (SS)法⁶⁾による疎行列-ベクトル積(以降,SpMxV)演算の実装法である.マルチコア型 CPU 向けに高性能化した実装法である.

第2に,高スレッド実行で Xabclibの AT 機能の効果を評価する.最大で1ノードあたり 128 スレッド実行が可能な HITACHI SR16000/VL1 を用いて Xabclib の性能評価を行う.

本論文の構成は以下のとおりである.2章は,AT機能付き疎行列ライプラリ Xabclib と 汎用的 AT インタフェース集 OpenATLib について説明する.3章は,Blocked BSS 法の 提案を行う.4章は Xabclib の SR16000/VL1 を用いた性能評価である.最後に,得られ た知見のまとめを行う.

2. OpenATLib & Xabclib

OpenATLib は,数値計算ライブラリで必要となる汎用的な AT 機能を API (Application Programming Interface)化し,その参照実装の提供を目的に開発された⁵⁾.現在,疎行列 反復解法のうち,Krylov部分空間法による解法に特化した AT 機能を実装している.現在,平成 20 年度に開発した OpenATLib α 版をもとに,平成 21 年度に機能を高度化した OpenATLib β 版を公開している. β 版は,以下の新規機能を追加している.

- SpMxV 関数: OpenATI_DSRMV および OpenATI_DURMV
- 非零要素均等化方式:非零要素数を考慮し,並列実行時の計算負荷をバランス化させる 方式(対称・非対称行列用の双方)
- 2. 作業行列の零要素について,並列実行時の加算を省く方式(対称行列用のみ)
- 3. Branchless Segmented Scan (BSS)方式(非対称行列用のみ)
- Gram-Schmidt 直交化関数: OpenATLDAFGS
- 1. 古典 Gram-Schmidt (CGS)
- 2. Daniel-Gragg-Kaufman-Stewart 型の Gramm-Schmidt (DGKS)
- 3. 修正 Gram-Schmidt (MGS)
- 4. ブロック化古典 Gram-Schmidt (BCGS)
- 数値計算ポリシを適用するためのメタ・インタフェース関数: OpenATI_LINEARSOLVE
 と OpenATI_EIGENSOLVE

OpenATLib は, OpenMP を利用してスレッド並列化されている.一方, Xabclib は, 数値 計算ポリシが実装された OpenATLib β 版を利用し, 疎行列に対する対称標準固有値問題の 解法であるリスタート付き Lanczos 法, および,連立一次方程式の解法である GMRES(m) 法を実装して,数値計算ライブラリ化したものである.すなわち Xabclib とは, OpenATLib を利用して開発された AT 機能付き数値計算ライブラリの一実装である.

3. Blocked BSS 法の提案

3.1 BSS 法のカーネル

OpenATLib β 版で新規開発した BSS 法⁷⁾ におけるメインカーネル(計算量が多い部分) は,図1となる.

図 $1\langle 2 \rangle$ において, 変数 JL は SS 法で分割される疎行列の非零要素を収納する配列の分割数 (SS 法における並列度)を示している.非零要素数を NNZ とすると, NNZ/JL の切

- $\langle 1 \rangle$!\$OMP PARALLEL DO PRIVATE(K,K1,S,I)
- $\langle 2 \rangle$ DO J=1, JL
- $\langle 3 \rangle$ DO K=JFSTART(J-1)+1, JFSTART(J)
- $\langle 4 \rangle$ K1=K+1
- $\langle 5 \rangle$ S=0.0D0
- $\langle 6 \rangle$ DO I=MFLAG(K), MFLAG(K1)-1
- $\langle 7 \rangle$ S=VAL(I)*X(ICOL(I))+S
- $\langle 8 \rangle$ END DO
- $\langle 9 \rangle$ VALSS(K)=S
- $\langle 10 \rangle$ END DO
- $\langle 11 \rangle$ END DO
- $\langle 12 \rangle$!\$OMP END DO PARALLEL

図 1 BSS 法のメインカーネル Fig. 1 The main kernel of BSS method.

り上げ数となるベクトル長ごとに処理をする.

非零要素値が格納されている配列 VAL のインデックスの範囲が収納されている配列 を MFLAG とする.図1(3)の配列 JFSTART に,SS 法による分割後の第 J 行につ いて,MFLAG のインデックスが収納されている.具体的には,JFSTART(J-1)+1~JFSTART(J) に MFLAG のインデックス範囲が収納されている.

配列 VAL が, SS 法の分割において疎行列の行をまたぐように分割されている場合,その行またぎの切れ目ごとに MFLAG ヘインデックスが収納される.したがって,実際の疎行列の行をまたぐ数に依存し,JFSTART(J)の中身も変化する.

オリジナルの SS 法⁶⁾ では,疎行列の行またぎ情報はフラグ配列を用いる.かつ最内側 ループで IF 文の記述で実装している.これが,スカラ計算機で性能劣化を引き起こす.そこ で BSS 法では,フラグ配列と IF 文の削除を行った.その代わりに,JFSTART と MFLAG の配列を導入した.

3.2 Blocked BSS 法のカーネル

BSS 法のカーネルにおける主演算は図 $1\langle 7 \rangle$ の

S = VAL(I) * X(ICOL(I)) + S,(1)

である.式(1)は,スカラSのループ伝搬フロー依存(回帰演算)であるので,場合により

² 疎行列-ベクトル積におけるブロック化 BSS 法と高スレッド並列環境での性能評価

並列実行を阻害する.

そこで,式(1)の計算において,積の計算部分と,Sへの足しこみ部分が分離できる性質 を利用し,並列性を高める(Sをスカラ・エクスパンション)する方式を実装する.すな わち,

VALS(I) = VAL(I) * X(ICOL(I))⁽²⁾

(3)

S = VALS(I) + S

のように,数式とループとを分割することで,間接参照の式(2)の並列性を増加させる.このことで,コンパイラによるソフトウェア・パイプライニング適用の機会の拡大をねらう. この実装を図2に示す.

図 2 では, $\langle 7 \rangle$ 行で S のスカラ・エクスパンション配列 VALS を導入している. さらに キャッシュの親和性を高めるため,図 2 $\langle 6 \rangle \sim \langle 9 \rangle$ の積の部分で昇順にインデックスを動 かし VALS へ値を代入した後,図 2 $\langle 11 \rangle \sim \langle 17 \rangle$ では逆に,降順にインデックスを動かす. このことで,配列 VALS に関するキャッシュヒット率の向上をねらう.

以上のように,(1)間接参照演算の並列性を高める目的でSをスカラ・エクスパンション する;(2)キャッシュ親和性を高めるため積部分で昇順,和部分で降順にインデックスを動 かす;2方式を特徴とする BSS 法の実装法を Blocked BSS 法と呼ぶ.

3.2.1 Blocked BSS 法の実装上の特徴

Blocked BSS 法には,以下の特徴がある.

 キャッシュの大きさに合うように配列 VALS の大きさを任意に設定可能 配列 VALS を大きくとりすぎるとキャッシュミスが増え, Blocked BSS 法の効果がな くなると思われる.しかし SS 法の特徴である,分割数 JL を疎行列形状に関係なく任 意の数で設定できることを考慮すると,処理単位のベクトル長がキャッシュに収まる範 囲で任意に設定できる.したがって,疎行列形状に関係なく,キャッシュに収まる大き さに配列 VALS の大きさを設定可能である.

2. 長い固定ベクトル長の維持が可能

ー般に SpMxV のカーネルは,疎行列形状(各行における非零要素の数)に依存し最内側のループ長が定まり,任意の段数でアンローリングできない.ところが,Blocked BSS では,式(2)の積部分(図2(6)~(9))は,疎行列形状によらず SS 法の分割によるベクトル長 NNZ/JL(固定長)となる^{*1}.

(1) *ISOMP PARALLEL DO PRIVATE(S,K,I,K1,K2,IV,VALS,ISTART,IEND)* $\langle 2 \rangle$ DO J=1.JL ! — 積の計算部 $\langle 3 \rangle$ K1=JFSTART(J-1)+1; ISTART=MFLAG(K1); $\langle 4 \rangle$ K2=JFSTART(J); IEND=MFLAG(K2+1)-1; $\langle 5 \rangle$ IV=1 $\langle 6 \rangle$ DO I=ISTART, IEND $\langle 7 \rangle$ VALS(IV) = VAL(I)*X(ICOL(I)) $\langle 8 \rangle$ IV = IV + 1 $\langle 9 \rangle$ END DO ! — 和の計算部 $\langle 10 \rangle$ IV = IV - 1 $\langle 11 \rangle$ DO K=K2, K1, -1 $\langle 12 \rangle$ S=0.0D0 $\langle 13 \rangle$ DO I=MFLAG(K+1)-1, MFLAG(K), -1 $\langle 14 \rangle$ S=S+VALS(IV); IV=IV - 1; $\langle 15 \rangle$ END DO $\langle 16 \rangle$ VALSS(K)=S $\langle 17 \rangle$ END DO $\langle 19 \rangle$ END DO (20) SOMP END DO PARALLEL

図 2 Blocked BSS 法のメインカーネル Fig. 2 The main kernel of Blocked BSS method.

これは,たとえば1行あたりの非零要素数が5の場合はベクトル長が5に限定されるのに対し,JLがNNZに比べ無視できるほど小さい場合,Blocked BSS法ではNNZのオーダの長さまで大幅に拡大できることを意味している.すなわち,アンローリング段数がどのような疎行列でも固定段数をとれる.ベクトル計算機のようなベクトル長を長くすることで高性能化が達成できる環境に向いたカーネルになる.

^{*1} 過度のアンローリングでコード量が増えて L1 命令キャッシュからあふれ,性能が低下する場合がある.命令キャッシュ量を考慮したアンローリングが必要である.

U2:非零要素均等化方式(OpenATLib β 版の最適化方式)

V02-00-/B, コンパイラオプションは "-64 -opt=ss -omp" である.

圧縮形式は CRS (Compressed Row Storage) 形式である.

U1:行分割方式(従来のシンプルな実装)

U4:ブロック化 BSS 法(アンローリング無)
U5:ブロック化 BSS 法 + アンローリング 4 段
U6:ブロック化 BSS 法 + アンローリング 8 段

4.2 テスト行列

• U3:BSS法

SpMxV の実装をまとめる.

4. 性能評価

4.1 計算機環境と対象ライブラリ

University Florida Sparse Matrix Collection (以降,フロリダ行列)⁹⁾の22種の非対称行列を利用した.詳細を表1に示す.

4 疎行列-ベクトル積におけるブロック化 BSS 法と高スレッド並列環境での性能評価

核融合科学研究所に設置されたプラズマシミュレータ HITACHI SR16000/VL1 を利用 した. CPU は IBM POWER6 (5.0 GHz), 64 コア/ノード(物理構成), 128 スレッド/ ノード(SMT 実行時)である.L1 データキャッシュは 64 Kbyte/コア, L2 データキャッシュ は 4 Mbyte/コア, および L3 データキャッシュは 32 MByte/2 コアである.メモリは, ノー ドあたり 1,024 GByte である.OS は AIX 5L v.5.3 である.コンパイラは日立最適化 f90

Blocked BSS 法を実装した OpenATLib は β 版⁸⁾ である.なお, OpenATLib の疎行列

図 2 (11)~(17)のループを,日立コンパイラが提供する最適化ディレクティブにより, 4 段および 8 段のアンローリングを指定した場合の性能を評価する.以下に今回評価する

表 1 のフロリダ行列は,今後の課題で反復解法の AT を評価するため,Xabclib β 版で 実行時間 1,000 秒以内(4 ソケットの AMD Opteron プロセッサ 8356(2.3 GHz)を用い た場合)で収束する行列から選んだ.

特定の1行が密な人工行列

SS 法は一部の行に非零要素が密集している場合でも並列性が抽出でき,従来法に対し メリットがある.そこで以下のような,第 N/2 行のみ密行となっている人工行列で性 能評価を行う.

Table 1 Details of the Florida university sparse matrix collection.

			·
行列名	次元数	非零要素数	適用分野
chipcool0	20,082	281,150	2D/3D
$chem_master1$	40,401	201,201	
torso1	116,158	8,516,500	
torso2	115,067	1,033,473	
torso3	259,156	4,429,042	
memplus	17,758	126,150	Electric Circuit
ex19	12,005	259,879	Fluid Dynamics
poisson3Da	13,514	352,762	
poisson3Db	85,623	2,374,949	
airfoil_2d	14,214	259,688	
viscoplastic2	32,769	381,326	Materials
xenon1	48,600	1,181,120	
xenon2	157,464	3,866,688	
wang3	26,064	177,168	Semiconductor Device
wang4	26,068	177,196	
ecl32	51,993	380,415	
sme3Da	12,504	874,887	Structural
sme3Db	29,067	2,081,063	
sme3Dc	42,930	3,148,656	
epb1	14,734	95,053	Thermal
epb2	25,228	175,027	
epb3	84,617	463,625	

$$\begin{aligned} A &= (a_{i,j}), (i,j = 1, 2, \dots, N) \\ & if \; ((i = j).and.(i.ne.N/2)) \; then \; \#NonZero = 1. \end{aligned}$$

if (i = N/2) then #NonZero = N.

非零要素値は乱数により生成.

4.3 フロリダ行列が提案手法に及ぼす影響

フロリダ行列が SpMxV 性能に影響を及ぼす大きな要因として,零要素の分布の度合いが ある.一般に,ステンシル行列のような3重対角や5重対角の行列は,*y* = Axの右辺ベク トル xのアクセスに対する局所性がキャッシュにより高まり高性能となる.逆に,非零要素 の位置がランダムである行列は,右辺ベクトル xのアクセスで局所性がなく,性能が劣化 する.また,行列サイズ(次元数)がキャッシュサイズより小さい場合,右辺ベクトル xの データがすべてキャッシュに載ってしまい,非零要素の位置がランダムでも高性能となる. 以上から,フロリダ行列以外の行列で本実験結果を参照する場合,行列サイズと利用マシ

ンのキャッシュサイズとの適合度を調べる必要がある.また,非零要素の分散の度合いが, ここで示されたフロリダ行列と似ている場合は,同じ性能を示すと期待される.

U2の実装(非零要素均等化方式)は、アーキテクチャに依存せず,各行あたりの非零要 素数が大きく分散する場合,高スレッド実行時に効果があると期待できる.特に,1行あた りの非零要素数の平均が大きいほど,各行あたりの非零要素数が大きく分散する可能性が高 くなる.したがって,1行あたりの非零要素数の平均を性能に影響を及ぼす尺度に採用する ことは妥当と考えられ,今回のフロリダ行列の性能評価基準として採用する.なお,今回の 実験のフロリダ行列の1行あたりの非零要素数の平均は,約1~30と約70~75に分散して いる.

4.4 Blocked BSS の効果

図3に2種のフロリダ行列による結果を示す.

図 3 (a) では,1 コア実行時においても従来法である U1 より Blocked BSS が高速化されている.その効果は 0.342/0.325 = 5.2%の速度向上である.しかしそれ以外の図 3 (a) の





Fig. 3 Performance evaluation results with the Florida university sparse matrix collection. The execution on 128 threads is SMT execution.

行列では , SS 法全般は従来法より高速ではない .

図 3 (b) では,図 3 (a) と同様に SS 法全般は従来法より高速でない.しかし,U2 の非 零要素均等化法の速度向上が大きい.特に U1 と比べた場合,U2 は 128 スレッド実行時に 30.1/18.4 = 63.5%の速度向上を達成した.これは,行列 sme3Da が 1 行あたりの非零要素 数の平均が 70 と大きく,各行の非零要素数に偏りがあり,単純な行分割では高スレッド実 行時に計算負荷の均等化ができないからと考える.

一方,図3(a),(b)ともに,128 スレッド SMT 実行時の速度向上が,64 スレッド実行 時に対し約3.6倍(epb3行列,U2)と,スーパリニアスピードアップを達成している.こ れは,データのメモリ読み出しの待ち時間が大きいことを意味している.SpMxV のような 間接参照を必要とする演算では,SMT 機能が特に効果的であるといえる.

一方,図4の人工行列の結果は決定的である.行列サイズを増加させても,従来法の 行分割による並列性を抽出する方法(実装 U1 と U2)はまったく並列性が抽出できない. N = 5Mのとき,U1に対しBSS法(U3)は8.1/0.6 = 13.5倍も高速化される.さらに従来 のBSS法に対し,提案するBlocked BSS法に8段のアンローリングを掛けたもの(U6)は,





12/8.1 = 48%の速度向上を達成し,最高速となった.また従来法(U1)に対する Blocked BSS 法(U6)の速度向上は12/0.6 = 20 倍にも達し,決定的な性能差となる.

4.5 1行あたりの非零要素数の影響

図 5 は,非対称なフロリダ行列の 22 種と人工行列について,1 行あたりの非零要素数の 平均を X 軸にとり, Y 軸に各実装の GFLOPS 値をとり分類した図である.

図 5 (a)~(c) から, 4 スレッド時にはあまり顕著ではないが, 64 スレッド, 128 スレッド



図 5 非対称行列のフロリダ大学疎行列コレクションの 22 種を 1 行あたりの非零要素数の平均値で分類した図



● 行あたりの非零要素数の平均が 10~30 個の行列では,行分割方式(U1)が有効

 行あたりの非零要素数の平均が70個以上の行列では,非零要素均等化方式(U2)が 有効

以上は,64スレッド並列以上の高スレッド環境では1行あたりの非零要素数の平均が70 個以上の行列で,単純な行分割では計算負荷の不均衡が生じやすくU2方式が有効となることを意味している.

4.6 高性能を達成した行列の特徴

GFLOPS 値が大きい上位2行列は以下であった(図6 を参照).

- 67.6 GFLOPS (U2, 非零要素均等化方式)
 - 行列名:torso1
 - N: 116,158, NNZ: 8,516,500
 - 1 行あたり平均: 73.3 個
- 62.8 GFLOPS (U1, 行分割方式)
 - 行列名: xenon2
 - N: 157,464, NNZ: 3,866,688
 - 1 行あたり平均: 24.5 個

右辺ベクトル x のサイズは, torso1 で約 907 Kbyte, xenon2 は約 1.2 MByte である.右 辺ベクトル x の全ベクトル要素が L2 キャッシュ(4 MByte)に載る.また, xenon2 のよ うな対角行列では,参照される右辺ベクトルの要素が L1 キャッシュに載る確率が高く,高 性能になることは予想される.面白いのは torso1 である.この行列は 1 行あたりの非零要 素数に偏りがあり,非零要素均等化方式の効果が期待できる.加えて,非零要素の配置は, 非均一だが等間隔に配置されている.そのため,1度アクセスされた右辺 x の値が,次のア クセスで L1 キャッシュ上に残る可能性が高い.ゆえに,高性能が達成されたと考えられる.

5. 関連研究

SpMxVで SS 法を用いる研究は GPU を中心に多く研究されている.たとえば, 文献 10) があげられる.しかしながらマルチコア向けに SS 法を改良する研究は, Xabelib プロジェ クト⁷⁾ が先駆けである.

CPU で SS 法を実装したものは文献 6) の Cray Y-MP C90 での実装までさかのぼる.近年の CPU では SS 法は実装評価がされていない.我々の実装 U7(オリジナル SS 法)が,近年の CPU を用いた従来の SS 法の性能に相当する.

7 疎行列-ベクトル積におけるブロック化 BSS 法と高スレッド並列環境での性能評価



Fig. 6 Distributions for non-zero elements of the matrices which establish high performance.

一方,近年では CPU ではなく GPU で SS 法を実装する研究が文献 11) でなされている.
 文献 11) では, CRS 形式での GPU 実装(SS 法ではない) に対し,フロリダ行列を用いた性能評価で,最大で約5GFLOPS を達成している.また SS 法による実装では,本論文で採用した偏った行列で,3.26 GFLOPS を達成している.しかしながらいずれも,本評価で得られた性能値,67.6 GFLOPS(U2,非零要素均等化方式,行列名:torso1),および,12 GFLOPS(偏った行列)に及ばない.

特定の行に非零要素が偏る場合,並列性の抽出に SS 法を使わず,行を分割し元の CRS 形式の最後の行にデータを追加することで,データ局所性と並列性を高める方式が,文献 12) で提案されている.

6. おわりに

本論文では,疎行列-ベクトル積について Segmented Scan (SS) 法のマルチコア向き実 装 BSS 法において,並列性を高め,キャッシュ親和性を高める方式の Blocked BSS 法を提 案した. OpenATLib で提供する実装方式を,最大で 128 スレッド実行が可能な高スレッド 環境 HITACHI SR16000/VL1 を用いて性能評価を行った.

性能評価の結果,128スレッド実行時,フロリダ行列を用いた場合,従来の単純な行分割 方式に対し,非零要素均等化方式を利用することで最大 63.5%の速度向上が達成できる場合 があった.また,ある行が密行となり偏る行列では,従来の BSS 法に対し提案する Blocked BSS 法が 48%の速度向上を達成した.従来の単純な行分割方式に対する Blocked BSS 法の 速度向上は 20 倍にも達する.

今後の課題として, NEC SX-9 のようなベクトル計算機で Blocked BSS 法を評価すること, および OpenATLib を AT 機構へ組み込むことがあげられる.また, MHD コードに組み込み, 実用コードで性能評価をすることが最終的な目標である.

謝辞 日頃議論いただく Xabelib プロジェクトの諸氏,東京大学情報基盤センターの大 島聡史助教,伊藤祥司特任准教授,黒田久泰准教授(兼任,本務は愛媛大学),中島研吾教 授,および日立製作所中央研究所の櫻井隆雄氏,猪貝光祥氏,直野健博士に感謝いたしま す.本研究は,学際大規模情報基盤共同利用・共同研究拠点,公募型共同研究平成22年度 採択課題,「大規模並列計算における陰的時間積分法を使用した MHD 非線形コードの高速 化」による.

図 6 の行列形状の図に関し, AT&T Labs. が再印刷の権利を有している.本論文は, 再 印刷の許可を受けている (Document ID: TD:100438).

参考文献

- 1) Bilmes, J., Asanovic, K., Chin, C.-W. and Demmel, J.: Optimizing matrix multiply using PHiPAC: A portable, high-performance, ANSI C coding methodology, *Proc. 11th International Conference on Supercomputing* (1997).
- 2) Whaley, R.C., Petitet, A. and Dongarra, J.J.: Automated empirical optimizations of software and the ATLAS project, *Parallel Computing*, Vol.27, Issues 1-2, pp.3–35 (2001).
- Frigo, M.: A Fast Fourier Transform Compiler, ACM SIGPLAN Notices, Vol.34, Issue 5, pp.169–180 (1999).
- 4) Vuduc, R., Demmel, J.W. and Yelick, K.A.: OSKI: A Library of Automatically Tuned Sparse Matrix Kernels, *SciDAC 2005 Proceedings (Journal of Physics)*, San Francisco, CA, United States, June 26–June 30 (2005).
- 5) 櫻井隆雄, 直野 健, 片桐孝洋, 中島研吾, 黒田久泰: OpenATLib: 数値計算ライブ ラリ向け自動チューニングインタフェース, 情報処理学会論文誌: ACS, Vol.3, No.2, pp.39-47 (2010).
- Blelloch, G.E., Heroux, M.A. and Zagha, M.: Segmented Operations for Sparse Matrix Computation on Vector Multiprocessors, *CMU-CS-93-173* (Aug. 1993).
- 7) 櫻井隆雄,直野 健,片桐孝洋,中島研吾,黒田久泰,猪貝光祥:自動チューニング インターフェース OpenATLib における疎行列ベクトル積アルゴリズム,情報処理学 会研究報告, Vol.2010-HPC-125, No.2 (2010).
- 8) OpenATLib β 版, PC クラスタコンソーシアム, SCore Cluster System Version 7

download page. http://www.pccluster.org/ja/score7.html

- 9) The University of Florida Sparse Matrix Collection. http://www.cise.ufl.edu/research/sparse/matrices/
- Sengupta, S., Harris, M. and Garland, M.: Efficient Parallel Scan Algorithms for GPUs, NVIDIA Technical Report NVR-2008-003 (Dec. 2008).
- 11) 大島聡史,櫻井隆雄,片桐孝洋,中島研吾,黒田久泰,直野 健,猪貝光祥,伊藤 祥司: Segmented Scan 法の CUDA 向け最適化実装,情報処理学会研究報告, Vol.2010-HPC-126, No.1 (2010).
- 12) 小川裕佳,田邊 昇,高田雅美,城 和貴:機能メモリと GPU の PCI express 接続 によるヘテロ環境における超大規模疎行列ベクトル積の性能予測,情報処理学会研究報 告, Vol.2010-HPC-126, No.20 (2010).

(平成 22 年 9 月 27 日受付)(平成 22 年 12 月 25 日採録)



片桐 孝洋(正会員)

東京大学情報基盤センター特任准教授.1994年豊田工業高等専門学校 情報工学科卒業.1996年京都大学工学部情報工学科卒業.2001年東京大 学大学院理学系研究科情報科学専攻博士課程修了.博士(理学).2001年 4月日本学術振興会特別研究員 PD,12月科学技術振興機構研究者,2002

年 6 月電気通信大学大学院情報システム学研究科助手,2005 年 3 月か ら 2006 年 1 月米国カリフォルニア大学バークレー校コンピュータサイエンス学科訪問学 者を経て,2007 年 4 月より現職 . 超並列数値計算アルゴリズム,およびソフトウエア自動 チューニングの研究に従事.2002 年情報処理学会山下記念研究賞受賞.2007 年 Microsoft INNOVATION AWARD 2007 アカデミック部門最優秀賞受賞.日本ソフトウエア科学会, 日本応用数理学会,ACM,IEEE-CS,SIAM 等各会員.



佐藤 雅彦

自然科学研究機構核融合科学研究所助教.1998年京都大学工学部物理 工学科卒業.2003年京都大学大学院エネルギー科学研究科エネルギー基 礎科学専攻博士課程修了.博士(エネルギー科学).2003年4月核融合科 学研究所 COE 研究員.2004年4月日本学術振興会特別研究員.2007年 4月より現職.MHD シミュレーションコード開発と MHD 不安定性の非

線形現象の研究,および統合輸送シミュレーションコード開発に従事.日本物理学会会員.