## プログラム構造に着目した メニーコアアーキテクチャシミュレータの高速化手法

# 石 塚 $\hat{R}^{\dagger 1}$ 大 友 俊 $t^{\dagger 1,\dagger 2}$ 大 胡 亮 $x^{\dagger 1}$ 木 村 啓 $-t^{\dagger 1}$ 笠 原 博 徳<sup>\dagger 1</sup>

本稿ではキャッシュやパイプラインまでシミュレーションする詳細シミュレーショ ンと命令実行のみの高速な機能シミュレーションの両方を用いたシミュレーション精 度切り替えによるメニーコアシミュレータの高速化手法を提案する.本手法はメニー コアシミュレータ上で並列化プログラムを実行することを前提としており,このプロ グラムの一部のみを詳細シミュレーションを行うことにより高速化を図る.このとき, 詳細シミュレーションを行うサンプリング部分をプログラム構造から判断し,その分量 を統計的手法により決定する.本手法を SPEC95 の TOMCATV, SWIM で及びル ネサステクノロジ (当時)提供の AAC エンコーダプログラムを用いて評価したとこ ろ,64 コアを想定したシミュレーションで,TOMCATV で 3%以下の誤差,SWIM で 6%以下の誤差,AAC エンコーダで 5%以下の誤差の実行サイクル数を 1/90~1/8 のサンプリング実行で得ることができた.

### An Acceleration Technique of Many Core Architecture Simulator Considering Program Structure

Ryo Ishizuka ,<sup>†1</sup> Toshiya Ootomo ,<sup>†1,†2</sup> Ryota Daigo ,<sup>†1</sup> Keiji Kimura <sup>†1</sup> and Hironori Kasahara<sup>†1</sup>

This paper proposes an acceleration technique of many core architecture simulator which dynamically changes the simulation mode. The detailed simulation mode considering architectual details, such as cache and pipeline, is used for some essential portion of the target program while the fast functional simulation mode which only simulates instruction execution is leveraged for the rest of the program. The key feature of the proposed technique is that the essensial portion of the program which should be precisely simulated, is analyzed from the program strutre as well as the appropriate sampling size for detail simulation for that portion are determined with statistical approach. The evaluation results show that the simulation method give us the within 3% error for TOM-CATV, 6% error for SWIM, 5%error for AACencorder, of execution clock cycles by 1/90 - 1/8 of samplings in the simulation of 64 cores.

#### 1. はじめに

コンピュータアーキテクチャの研究において、アーキテクチャシミュレータは非常に大き な役割を担っている.しかしながら、ソフトウェアによるシミュレーションは、評価において 多大な時間要する.特に複数のプロセッサコアを有するマルチコアのアーキテクチャシミュ レーションを行う際にはコア数の増加に伴うシミュレーション時間の増加が深刻な問題と なっており、メニーコア研究の障害になっている.

シングルプロセッサのシミュレーション評価に関しては、以前からプログラムの一部のみ 評価し、その際の IPC を比較するという方法が採られてきた. しかしながら、マルチコア における並列アプリケーションの評価においてはプログラムの速度向上率が重要であり、プ ログラム部分の IPC 比較は適さず、シミュレーションそのものの高速化が求められる.

アーキテクチャシミュレーションの高速化に関しては、高速で精度の高いシミュレーショ ン手法についての研究が注目されている. これらの研究には FPGA によりテストベッドを構 築するもの<sup>1)</sup> シミュレータを並列化するもの<sup>2)3)4)</sup> 統計的手法を用い、詳細シミュレーショ ンを行う部分を限定するもの<sup>5)6)7)8)</sup> などがある.特に、プログラムの一部分を詳細にシミュ レーションするサンプリング実行により高速化を図る手法として SimFlex<sup>5)</sup> と SimPoint<sup>6)</sup> が挙げられる.

SimFlex<sup>5)</sup>は統計的手法により,詳細シミュレーションを行うサンプル量を決定すること が特徴として挙げられる.まずは,評価アプリケーション全体を簡易なシミュレーションで 実行する.この時に一定間隔でプロセッサの状態をチェックポイントという目印をサンプル 数書き出す.次に書き出したチェックポイントから一定区間を詳細なシミュレーションで行 う.この時に得られた評価結果を統合して全体の評価結果とする.

SimPoint<sup>6)</sup> はプログラム構造に着目し, 詳細にシミュレーションを行うプログラムを抽出 する. Basic Block Vector(BBV) を利用し, プログラムの振る舞いをキャプチャする. キャ

<sup>†1</sup> 早稲田大学 基幹理工学部 情報理工学科

Dept. of Computer Science and Engineering, Waseda University

<sup>†2</sup> 現在, 富士通株式会社

プチャ後,その BBV を比較し,類似している部分を解析し,クラスタ化する.それぞれ のクラスタでその代表となるシミュレーションポイントをピックアップする.それらシミュ レーションポイントのみを詳細にシミュレーションを行うことにより高速化を行っている.

これら2つの例のようにシミュレーション時間の短縮に関して様々な取り組みが行われ てきた.しかし、SimFlexやSimPointのようにサンプリング手法を用いることにより、メ ニーコア・アーキテクチャ上の並列プログラム実行に関して、シミュレーションの高速化に 成功した例は未だ存在しない.

提案するシミュレータの高速化手法の特徴は、シミュレーションに用いる並列化プログラムの構造に注目することにある。すなわち、並列化されたループ、あるいは並列化対象部分を囲むループのイタレーションの一部を統計的手法を用いて期待する誤差に収まる範囲でサンプリング実行する。

本手法では、まず並列化する前の逐次プログラムを任意の実機上で実行する.その際、サ ンプリング対象となるループの1イタレーション毎の実行サイクル数を計測する.計測し たイタレーション毎のコストから統計的手法により、総実行サイクルの推定値が期待する誤 差に収まる最小のイタレーション数を算出する.そのデータを基にサンプリング対象のルー プを算出したイタレーション回数だけ詳細にシミュレーションを行い、実行結果の確認を行 うために残りのイタレーションは簡易なシミュレーションを行う.

以下,2章では全て詳細にシミュレーションしたときの全実行サイクル数を推定する手法 について,3章では評価アプリケーションについて,4章ではそれぞれの評価結果,最後の 5章でまとめをそれぞれ述べる.

#### 2. 実行サイクル数推定手法

本手法ではプログラムにおけるイタレーション回数のサンプリング対象となるループに注 目する.このループに対して,全イタレーション数のうち一部を詳細にシミュレーション し,残りを高速かつ簡易なシミュレーションを行うことによって高速化する.その際,詳細 にシミュレーションするイタレーション数を明らかにする必要がある.

本章では並列化される前の逐次プログラムを任意の単一プロセッササーバ上で実行した データを基に詳細にシミュレーションするイタレーション数を算出し,一部のみ詳細にシ ミュレーションした実行サイクル数から全て詳細にシミュレーションしたときの実行サイク ル数を期待する誤差の範囲で推定する手法を述べる.

なお、本稿ではサンプリング対象ループを並列化ループを内包する最も回転数の多いルー

プ,そのようなループがない場合は並列ループそのものとする.

#### 2.1 イタレーション回数算出手法

まず、サンプリング対象のループに1イタレーション毎の実行サイクル数を計測するコードを挿入し、任意の実機上で逐次実行させる.

今回はアーキテクチャの差異を確認するため, Intel 社の Xeon と IBM 社の Power5 上でそ れぞれ1コアを使用し評価を行った。3.1 節で述べる, SPEC95 ベンチマークの TOMCATV のサンプリング対象ループのイタレーション毎の実行サイクル数を図1, 図2示す.



図1 XEON で計測した TOMCATV のイタレーション毎の実行サイクル数

これらの図から、キャッシュやパイプラインの状態が安定していない最初の数イタレー ションは実行サイクル数の変化は大きいが、すぐに、イタレーション毎の実行サイクル数の 変化は小さくなる.また、実機の違いによってイタレーション毎の実行サイクル数に大きな 差が無いことも確認できる.この結果から、サンプリング対象となるループの実行サイクル 数はプログラム依存であり、一部の実行サイクル数から全体の実行サイクル数を推定できる 可能性が高いことを示している.

このように実機から取得した実行サイクル数より統計的手法を利用し,期待する誤差の範 囲で全実行サイクル数が推定可能となる,詳細にシミュレーションを行うイタレーション回 数 (サンプル回数)を決定する.取得したイタレーション毎の実行サイクル数の標準偏差と 平均値を算出し,許容する誤差(信頼度)を決定する.例えば誤差 5%以下と目的とするな らば,信頼度は 0.05 となる.これらの値を用いて,以下の式で計算する.



図2 POWER5 で計測した TOMCATV のイタレーション毎の実行サイクル数

$$\lfloor サンプル回数 \rfloor \ge (\frac{2.00}{信頼度} \times \frac{標準偏差}{平均値})^2$$
 (1)

この式から得られたサンプル回数の値が, 詳細にシミュレーションするイタレーション回数となる.

#### 2.2 推定実行サイクル数計算式

決定したサンプル回数の数だけ、サンプリング対象のループを詳細にシミュレーションする. その時の実行サイクル数を部分詳細シミュレーションサイクル数と呼称する. これから 全て詳細にシミュレーションした際の実行サイクル数を以下の式から算出する.

推定実行サイクル数 = 部分詳細シミュレーションサイクル数× 全イタレーション回数 サンプル回数 (2)

#### 3. 評価アプリケーション

本章では今回シミュレーションをするにあたって使用したアプリケーションの特徴と並列 化した際のプログラムについて述べる.これらのプログラムの並列化には OSCAR 自動並 列化コンパイラ<sup>9)</sup> を用いた.

#### 3.1 TOMCATV

tomcatv は SPEC95 に含まれるプログラムの 1 つであり, vectorized mesh を生成する プログラムである. tomcatv はサブルーチンや関数を持たないプログラムで,実行時間の 大部分は 1 つのメインループによって占められている. このメインループにはイタレーショ ン間の並列性はないが、内部は並列実行可能ループで構成される. TOMCATV のプログラ ム構造を図3に示す.本評価ではこのメインループをサンプリング対象とした.



図3 TOMCATV のプログラム構造

#### 3.2 SWIM

swim は SPEC95 に含まれるプログラムの1つであり, Shallow water 方程式の求解プロ グラムである. swim は1つのメインループがあり,メインループから呼ばれるサブルーチ ンが CALC1, CALC2, CALC3,および CALC3Z の4つ存在する.また,これら4つの サブルーチンのうちの CALC3Z は初めの1回転目のみ呼ばれる. SWIM のプログラム構 造を図4に示す.本評価ではこのメインループをサンプリング対象とした.

#### 3.3 AAC エンコーダ

AAC エンコーダは、ルネサステクノロジ(当時)御提供による、オーディオ圧縮を行う マルチメディアアプリケーションである。非圧縮音声データの WAVE ファイルを入力して、 AAC 形式の音声圧縮データを出力する。エンコーダ内部では WAVE ファイルをフレーム と呼ばれる単位に分割し、このフレームごとに圧縮処理を行っており、またこのフレーム数



**図 4** SWIM のプログラム構造

がメインループのイタレーション数となる. 圧縮処理にはフレーム間の依存が無いため, こ の単位で並列化可能である. AAC エンコーダのプログラム構造を図5に示す. 本評価では この並列ループをサンプリング対象とした.



#### 3.4 サンプリングするイタレーション回数

Xeon における各アプリケーションの対象ループの回転数,標準偏差,平均値,サンプル 数を表1に示す.2章で述べた,プログラムの逐次実行の値と,式(1)よりサンプル数を算 出した.

表1 各ア	プリケーシ	ョンの回転数.	標準偏差.	平均值,	サンプル数	

アプリケーション	回転数	標準偏差	平均值	サンプル数
TOMCATV	750	$605.7 \times 10^{3}$	$82.8 \times 10^{6}$	1
SWIM	900	$362.2 \times 10^{3}$	$82.8 \times 10^6$	1
AAC エンコーダ	8240	$83.7 \times 10^{3}$	$1.52 \times 10^{6}$	7

#### 4. 評価結果

本章では3章で挙げた各アプリケーションの推定実行サイクル数と全て詳細にシミュレー ションした実行サイクル数の誤差を示す.なお,誤差の算出式を以下に示す.

韭羊	推定実行サイクル数-実行サイクル数 × 100	(2)
时庄 —	実行サイクル数 ~ 100	( <b>0</b> )

また、今回シミュレーションするアーキテクチャの仕様を表2に示す.

<u>表2</u> シミュレーションアーキテクチャ仕様			
命令セット	SPARC V9		
コア数	1, 16, 32, 64		
L1cache	$32 \mathrm{kB}(\mathrm{I/D})$		
L1cache latency	1		
L2cache	64kB, 128kB, 512kB		
L2cache latency	2		
memory latency	24		
キャッシュ構成	L2 スヌープ		

なお,L2cache サイズが 512kB の際かつ 32 コア以上のアーキテクチャで TOMCATV, SWIM のデータが全てキャッシュに乗るように設定されている.

#### 4.1 TOMCATV

TOMCATV は本来, ループを 750 回転するプログラム構造であるが, 全て詳細にシミュ レーションしようと試みると 64 コアで推定 4,5ヶ月ほどかかり現実的に不可能である.よっ

#### 情報処理学会研究報告 IPSJ SIG Technical Report

てループのイタレーション数を変化させた時の推定実行サイクル数の誤差を評価の対象と する.本評価では、サンプル数の変化による推定誤差の影響を調査するため、イタレーショ ン数は5回、10回、20回、40回と変化させた.また、TOMCATVのプログラムをキャッ シュ最適化<sup>10)</sup>をかけた時の推定実行サイクル数も同様の方法で算出した.

TOMCATV のイタレーション数を変化させた時の推定実行サイクル数と実行サイクル数 の誤差の評価結果を図 6, 図 7 にそれぞれ示す.なお,40 回転の推定実行サイクル数を実 行サイクル数と仮定し,算出した.





図 6,7より,イタレーション数を変化させた場合でもその推定実行サイクル数の誤差は ほとんど無い.最大で誤差3仮に回転数をこれ以上増やしたとしても結果は同様であると 考えられる.

#### 4.2 SWIM

SWIM は元のプログラムでは、ループを 900 回転するプログラム構造であるが、TOM-CATV 同様、全て詳細にシミュレーションを行うことは現実的ではない.よってループの イタレーション数を変化させた時の推定実行サイクル数の誤差を評価の対象とする.4.1 節 の TOMCATV と同様に、イタレーション数は5回、10回、20回、40回と変化させた.な



#### 図7 TOMCATV(キャッシュ最適化)の推定実行サイクル数誤差

お,第3章で述べたように SWIM は1回目だけ呼び出される関数が異なる.そこで,推定 実行サイクル数を以下のように変形させた.

推定実行サイクル数 = (詳細シミュレーションサイクル数 -1回転目の詳細シミュレーションサイクル数) (4) ×  $\frac{899}{++\sqrt{7}\mu \Re_{-1}} + 1$ 回転目の詳細シミュレーションサイクル数

また,の SWIM のプログラムをキャッシュ最適化<sup>10)</sup> をかけた時の推定実行サイクル数も 同様の方法で算出した.

SWIM のイタレーション数を変化させた時の推定実行サイクル数と実行サイクル数の誤差の評価結果を図 8,9 にそれぞれ示す.なお,40 回転の推定実行サイクル数を実行サイクル数と仮定し,算出した.

SWIM も TOMCATV 同様, イタレーション数を変化させてもその推定実行サイクル数 の誤差は非常に小さい. コア数の変化やキャッシュサイズの変化, 及びキャッシュ最適化の 有無に対しても誤差は微少であり最大 6%程度に収まっている. 回転数を増加させた場合, TOMCATV 同様に推定実行サイクル数の精度が高くなる.



図8 SWIM の推定実行サイクル数の誤差

#### 4.3 AAC エンコーダ

AAC エンコーダは全て詳細にシミュレーションした際のデータが取得出来ている. この データと推定実行サイクル数の比較検討を行う. AAC エンコーダは先の2つのアプリケー ションと比較して, イタレーション毎の実行サイクル数の変化が大きい. そのため, サンプ ル数が先のアプリケーションよりも大きく, キャッシュやパイプラインの状態が安定するま でのウォーミングアップのイタレーション数も大きい. 本評価では並列ループ実行開始後 各コアで, 単一プロセッサ上で取得した, イタレーション毎の実行サイクル数から, キャッ シュ, パイプラインの状態が落ち着くまでの8イタレーションが経過してから表1で示し た7イタレーションを実行している. AAC エンコーダの推定実行サイクル数と実行サイク ル数の誤差の評価結果を図 10 に示す.

図 10 より,目標とした誤差 5%を満たしており,本手法が標準偏差の比較的大きい AAC エンコーダプログラムに適応可能であるということがわかる.

#### 4.4 シミュレータ高速化

以上の結果より,コア数,キャッシュサイズ,キャッシュ最適化の変化によらず,本稿に よるサンプル対象ループのイタレーション数を縮減することにより,並列化プログラムの実 行サイクル数を期待する誤差の範囲で見積もり可能なことが解った.



図9 SWIM(キャッシュ最適化)の推定実行サイクル数の誤差

64 コアを想定したシミュレーションにおいて, TOMCATV のサンプリング対象ループ 40 回転の詳細シミュレーション時間は 216 時間であったが, 機能シミュレーション時間は 1 時間 50 分と約 120 倍高速である. SWIM のサンプリング対象ループ 40 回転の詳細シミュ レーション時間は 3 時間 37 分であり, 機能シミュレーションでは 3 分と約 106 倍ほど高速 である.また AAC エンコーダにおいて, フレーム処理を 8240 回転行う場合の詳細シミュ レーション時間は 383 時間に対して, 機能シミュレーションでは 2 時間 20 分と約 166 倍ほ ど高速である.

本手法で示した,サンプリングサイズのみ詳細シミュレーションを行い,その他の部分を 機能シミュレーションに切り替えた際,その高速化率は数十倍~百倍程度となることが期待 できる.

#### 5. ま と め

本稿では、キャッシュやパイプラインまでシミュレーションする詳細シミュレーションと命 令実行のみで高速な機能シミュレーションのシミュレーション精度切り替えによる、メニー コアシミュレータの高速化手法について述べた.サンプリング対象ループに着目し、期待す る誤差の範囲内で全実行サイクル数を推定可能なイタレーション数を特定し、そのイタレー



図 10 AAC エンコーダにおける推定実行サイクル数と実行サイクル数の誤差

ション数だけ詳細にシミュレーションを行うことにより、少ないシミュレーション時間で高 精度の実行サイクル数推定が可能となる.今回評価したアプリケーションでは TOMCATV で誤差3また、ここで得られたサンプル数はコア数、キャッシュサイズ、及びキャッシュ最 適化の有無に変化があっても適用可能なことが解った.さらに、機能シミュレーションは詳 細シミュレーションの106 倍~166 倍ほど高速であり、サンプリング対象のループを全体 の一部のみ詳細シミュレーションすることにより、数十倍~百倍程高速化が見込めることが 解った.

今後は、より複雑な構造を持つ様々なプログラムを用いた評価、及び、並列化コンパイラ との連動によるシミュレーションフレームワークの構築を行う予定である。

#### 参考文献

- John Wawrzynek, Mark Oskin, Christoforos Kozyrakis, Derek Chiou, David A. Patterson, Shih-lien Lu, James C. Hoe, Krste Asanovic, "RAMP: Research Accelerator for Multiple Processors", IEEE Micro, Vol. 27, Issue 2, March/April 2007
- 2) James Donald, Margaret Martonosi, "An Efficient, Practical Parallelization Methodology for Multicore Architecture Simulation", IEEE Computer Architecture Letters, Vol. 5, 2006

- 高崎透,中田尚,津邑公暁,中島浩 "時間軸分割並列化による高速マイクロプロセッサ シミュレーション" 情報処理学会論文誌 Vol46 No.SIG 12 (ACS 11) pp.84-97 (2005)
- 4) 松尾治幸,今福茂,大野和彦,中島浩 "共有メモリマルチプロセッサの分散シミュレータ Shaman の設計と実装" 情報処理学会論文誌 Vol44 No.SIG 1 (HPS 6) pp.114-127 (2003)
- 5) Thomas F. Wenishch, Roland E. Wunderlich, Michael Ferdman, Anastassia Ailamaki, Bavak Falsafi, and James C. Hoe, "Sim-Flex:Statistical Sampling of Computer System Simulation" Micro IEEE, Volume 26, Issue 4, pp.32-42, July-Aug, 2006
- 6) Erez PerelmanGreg HamerlyMichael Van Biesbrouck Timothy SherwoodBrad Calder "Using SimPoint for Accurate and Efficient Simulation" SIGMETRICS ' 03, San Diego, California, USA. ACM 1-58113-664-1/03/0006, June 10-14, 2003
- 7) Manu Shantharm, Padma Raghavan, Mahmut Kandemir, "Hybrid Techniques for Fast Multicore Simulation", Lecture Notes In Computer Science, Vol. 5704 Proc. of 15th Intl Euro-Par 2009 Parallel Processing, Aug. 22, 2009
- 8) Davy Genbrugge, Lieven Eechkout, "Chip Multiprocessor Design Space Exploration through Statistical Simulation", IEEE Trans. on Computers, Vol 58, No. 12, Dec. 2009
- 9) H.Kasahara, H.Obata, K.ishizaka "Automatic Cooanse Grain Task Parallel Processing on SMP using Open MP" Proc, of 13th Intl.workshop on language and Compilers for Parallel Processing(LCPC'00) Aug.2000
- 10) K.ishizaka, M.Obata, H.Kasahara, "Coarse Grain Task Parallel Processing with Cache Optimization on Shared Memory Multi Processor" Proc. of Intl.Workshop on Language an Compilers for Parallel Processing (LCTC2001) Aug.2001