

解説



画像処理用ハードウェア†

木戸出 正継††

1. まえがき

人間が外界から受ける情報のうち、視覚を通じて受け取る画像の情報量が最も多く、文字や記号では簡単に表現しにくい形態となっている。この画像情報をコンピュータで処理・解析しようとする試みがここ15年余りの間、盛んに行われてきた。大学や研究所での画像処理研究に端を発し、現在ではいろいろな分野に応用され、身近なところにも画像処理機能を持った機器が実用化されている。

コンピュータや専用装置によるデジタル画像処理技術の特徴は、光学・写真・ビデオ技術などによるアナログ処理に比べて、プログラムにより複雑な処理を実現でき、かつ精度良く繰り返して実行できることにある。一方、デジタル処理のためには画像情報を入力する装置が特別に必要であることや、現在の逐次型コンピュータは二次元的に配列された画像情報の演算処理を苦手とすることなどの欠点がある。これらの欠点は、対象とする画像のサイズが大きくなったり、枚数が多くなったり、そして実用化装置を開発する場合には顕著な問題となってくる。この問題解決のため、ここ数年画像演算を高速に実行するハードウェアの開発が話題となり、いろいろな形式のものが実現されている。

以下、デジタル画像処理の高速化をねらったハードウェアの開発の流れとその具体例について、構成・機能・応用などの点からみる¹⁾。そして、画像処理用ハードウェア設計に際しての考慮すべき点を挙げる²⁾。

2. デジタル画像処理の高速化の流れ

画像処理システムの基本的な構成を図-1に示す。演算処理の中心は現在のところコンピュータによることが多く、プログラムでいろいろな処理を精度良く繰

り返して実行できることを特徴としており、超大型のコンピュータからミニコンやマイコンまで利用されている。一般に大型コンピュータで直接画像の入出力制御を行わせると処理効率が悪くなるので、画像入出力は磁気テープなどを介して行うかミニコン（あるいはマイコン）制御で行っているものが多い。また、比較的安価にそして会話的に画像処理を実行できる、ミニコンベースのシステム構成も多い。

しかし、画像処理は二次元配列されたデータを対象とするもので、現在の逐次型コンピュータでは処理能力に限界を感じるようになってきた。そこで、ベクトルや行列計算用のアレイプロセッサを利用することが試みられた。また、ビット精度や演算機能などの点からアレイプロセッサより画像処理向けの専用ハードウェアの開発も進められてきた。

更に、処理機能・価格・速度などを考慮した実用的な装置が開発され、文字読取、白血球分類、リモートセンシングデータ解析など応用分野ごとに画像処理機能を専用化された商品が現れてきている。

2.1 科学計算用アレイプロセッサの画像処理への利用

画像処理は二次元配列された画像データを対象としており、その中にはよく使われる演算処理がいくつかある。空間フィルタリング、フーリエ変換、統計的処理などである。これらの演算に共通していることは、画像データをベクトルあるいは行列として扱っている点である。アレイプロセッサはこれらの演算を高速に行うことができる計算装置である。複数の同時並列に動作可能な演算モジュール（加算器、乗算器など）から構成され、ベクトルや行列などのアレイデータを




図-1 画像処理システムの基本構成

† Image Processing Hardware by Masatsugu KIDODE (Toshiba Research and Development, Center Information Systems Laboratory).

†† 東京芝浦電気(株)総合研究所情報システム研究所

高速かつ効率良く処理することを目的として作られている。

アレイプロセッサはコンピュータの特殊演算用の周辺装置として接続され、画像処理にも利用される⁹⁾。信号解析や科学技術計算用のものは取り扱うデータのビット精度が高く、2値画像や8ビット濃淡画像の処理にはムダが生じることが多い。また、幾何学的な特徴を抽出する標準パターンによるマッチング処理など二次元性を保存した画像処理にはデータアクセスなどの点から、アレイプロセッサの特徴を生かしきれないこともしばしばある。

アレイプロセッサの実用例としては、AP-120B (米国 Floating Point 社)・MAP (CSP 社)・ASAP (TRW-ESL 社) などの科学計算用、FP (CDC 社) などの画像処理用をねらったものがある。また、大規模な例としては、Illiack IV (米国イリノイ大学—NASA/AMES 研究センター) や二次元メモリをもった連想アレイプロセッサ STARAN (Goodyear Aerospace 社) などがある。

2.2 画像処理用ハードウェアの開発

対象データを特定分野の画像に限らず、そして処理機能も特定のものだけでなくプログラムで柔軟に変えられるハードウェアである。ビット精度や二次元性を保持した処理内容の点でアレイプロセッサより画像処理向きに設計されている。

このタイプのハードウェア実現の仕方には、完全並列型と局所並列型とある。

(1) 処理速度の非常に速い完全並列型プロセッサの試作

画像の大きさに相当する基本演算モジュールを持ち、各々の演算モジュールが画素ごとに配置される。Unger によって提案され、文字パターンの雑音除去や特徴点抽出などに利用した⁴⁾。逐次型コンピュータの画像処理に対する効率の悪さを指摘したものであり、この思想は Illiack III (米国イリノイ大学) や CL-IP (英国ロンドン大学) などの開発背景となっている。

実際に組み立てる面から、画像の大きさ (モジュールの数) や処理機能などに制限があるが、処理速度は完全並列に行われるので非常に速い。

* 最尤分類は統計的なパターン判別のひとつで、ある入力データがあらかじめ用意されているカテゴリ (分類クラス) に近いかを、そのカテゴリとの距離 (尤度) で判断するものである。マルチスペクトル画像の1画素ごとのデータを入力 (ベクトル) とし、尤度計算はカテゴリの特徴である平均値ベクトルと共分散行列とを用いて行われる。

(2) 実現しやすい局所並列型プロセッサの開発
ある適当な大きさの局所領域内の画像データに対し並列アクセスあるいは並列処理する回路を有し、画像全体にはその局所処理を走査する機構を有するものである。局所領域の大きさと並列処理能力は決まるが、画像メモリや算術演算回路などの点から現在のデジタル技術に適し実現化しやすいものである⁵⁾。

局所演算の例では、平均化・微分・特徴抽出など利用度合が多く、局所領域の形や大きさによって複雑さを異にしている。一般には $3 \times 3 \sim 16 \times 16$ 程度の大きさのものが多い。処理機能の制限そして高速演算素子やパイプライン制御技術の採用により、テレビ走査速度で動作させることも可能である⁶⁾。

これまで開発された例には、GPP (米国 NIH 研究所)、パターンプロセッサ (大阪大学)、映像処理プロセッサ (日立)、並列画像演算装置 PPP (東芝) などがある。

2.3 専用画像処理機能の実用装置への組み込み

医用画像、文字データ、リモートセンシング画像、工業用画像などの応用分野で、特定の種類の画像だけを対象に特定の演算処理することを目的とした装置が実用化されている。

特にリモートセンシングの分野では画像サイズも大きくマルチスペクトル情報でデータ量は莫大であるにもかかわらず、応用分野は拡がりつつあり高速処理への要求は非常に強い。マルチスペクトル情報から植生の分類・土地利用区分などを目的とする分類判別のための演算処理を高速化するハードウェアの開発が盛んである⁷⁾。最尤分類*機能を専用回路で高速化した研究用 MIDAS (米国ミシガン環境研究所) や解析専用システムとして商品化されている IMAGE 100 (GE 社)、M-DAS (Bendix 社)、SYSTEM 100 (Stanford Technology 社) などがある。その他、IMAGE 100 に解析機能を追加した IAP (カナダリモートセンシングセンター) も研究用に開発されている。

画像処理機能を高速化し実用化しているものには、リモートセンシング応用の他に医学やオートメーションにおける検査自動化への応用が多い。特に白血球分類検査の自動化装置は商品化され⁸⁾、ADC 500 (Abbott 社)、Coulter Diff 3 (Perkin Elmer 社)、Hematrak (Geometric Data 社) などがその例である。

3. 画像処理ハードウェアの設計問題

画像処理ハードウェアの設計に際して考慮すべきいくつかの問題点について、汎用性・処理機能・処理速

度・回路の複雑さ・費用などの観点からみる。

3.1 デジタル画像の表現 (標準化格子)

デジタル画像処理は、アナログ画像を標準化 (サンプリング) し、その画素の濃度情報を量子化する入力装置と処理装置そして処理された結果を再び目に見える画像として表示する出力装置を必要とする。

アナログ画像のデジタル化は入力装置の標準化格子の幾何学的な配置のしかた (図-2 参照) で、3角・4角・6角格子などで行われる。例えば、4角格子の標準化では、入力画像を縦横等間隔の格子で表現している。一般に4角格子や6角格子がよく使われるが、近傍点への等距離性や連結性では6角格子の方が考えやすい。一方、近傍点への幾何学的な配置や入出力装置の特性などの点からは、4角格子の方が考えやすい。

3.2 画像データ用バッファメモリの配置

処理すべき画像データの蓄積は、画像処理ハードウェアの実現形式によって異なる。一般に、完全並列型の場合は基本演算モジュール内に記憶素子を内蔵し、局所並列型の場合には画像メモリ装置として独立に配置することが多い。

集積回路技術の発展に伴って、ICメモリも高密度化され(16Kビット〜)商品生産されている現在、対象画像に合う大きさの画像メモリを設計することは十分に可能である。このような画像メモリにおいて、完全並列アクセスは不可能に近いゆえ、逐次アクセスされた画像データを処理することのできる局所並列型の方が実現しやすい。その他、画像メモリに関連し、システム構成からみて重要な点は、画像入出力装置とのマッチングである。画像メモリが入出力装置のバッファリングにも利用できれば、画像データ転送のムダが省け、画像処理時に不必要な時間を短縮できることになる。

3.3 画像処理機能の選択ハードウェア化

画像処理ハードウェアの持つべき処理機能は何でもできる汎用性が望ましいが、高速化をはかるためにはある程度機能ごとの専用回路化が必要になる。専用回路化が必要な場合は、よく使われかつ時間のかかる画像処理を中心にハードウェア化することが得策である。次のような画像処理がよく使われていると考えられる⁹⁾。

積和演算: 平均化, 微分, 強調, 相関, マッチング
高速変換 (特にフーリエ変換): 強調, 復元, 再生, 圧縮, 符号化




図-2 標準化格子のいろいろ

データ変換: コントラスト強調, 階調補正, 2値化
座標変換: 拡大, 縮小, 回転, 移動, 斜交軸変換
ベクトル演算: カラー情報 (明度, 色相, 彩度) の計算, 最尤分類

ヒストグラム作成: 濃度頻度分布, 面積計測

論理フィルタ: 細線化, 雑音除去, 特徴抽出, 線素方向抽出

領域番号付け: 粒度分布 (粒子の面積や周長などによる分布測定), 領域分割

画素毎処理: 算術論理演算, プログラム処理

これらの処理のうち、画像データのアクセスや演算処理の制御で共通化できるものを選択すると、回路の共通化でハードウェアの複雑さも少なくすることができる。(例えば、局所並列処理形式で画像データの逐次アクセスへの統一、テーブルメモリでテーブル検索方式による画像処理機能を統一、など。)

3.4 画素当りのビット数の決定

アナログ画像の量子化ビット数や画像処理の計算精度として何ビットデータとするかの問題である。

まず、入力画像の量子化についてみると、図面のような白黒のみのデータに対しては1画素当り1ビットで、通常の写真は高々8ビットの濃淡情報で、十分に表現される。カラー写真やマルチスペクトルデータも8ビット1画素の濃淡画像の複数枚で表わすことになる。フーリエ変換やベクトル演算などでは、オーバーフロー・アンダフロー・ダイナミックレンジの問題から、より高いビット精度を要し浮動小数点データで実行する場合もあるが、一般に8ビット整数データを基本として整数あるいは固定小数点データで処理することで十分である。

ビット数は、演算回路や配線の複雑さ、処理速度そして計算精度に強く関係する。

3.5 その他のハードウェア化への検討項目

画像処理の高速化は専用化につながりやすいが (3.3), いろいろな処理を実行したい要求は必ず生じる。例えば、書換え可能なプログラムメモリを持った制御方式を採用し、汎用画像処理を実行できる機構を実現




図-3 画像処理向きアレイプロセッサ SPARC の構成

することが必要となる。

その他、画像処理における画像データアクセスのためのアドレス計算と演算そのものとの分離、並列アクセスや並列計算回路の工夫、パイプライン制御による高速化、回路のモジュール化や LSI の利用による低価格化など検討すべきであろう。

4. 画像処理の高速化の実例

ここ数年の間に新しく開発された画像処理を高速化するハードウェアは多い。その中で最近の代表的なものについて、構成・機能・応用例などをみってみる。

4.1 画像処理向き超高速アレイプロセッサ—SPARC

アレイプロセッサで、より画像処理向きに開発されたものに SPARC (Symbolic Processing Algorithm Research Computer — 米国カーネギーメロン大学と CDC 社との共同開発) がある¹⁰⁾。SPARC は画像理解における画像データそのものの信号レベルの処理から特徴列などの記号レベルの解析処理を高速に実行する。SPARC の構成を図-3 に示す。装置全体はステップ 20 nS で実行される 200 ビット長のマイクロ命令により制御される。演算素子には 8・16・32 ビット長のデータを対象とした加算器・乗算器・論理演算器などがあり、ECL 型集積回路で実現されている。演算速度は 8 ビット長データの加算を 20 nS、乗算を 40 nS、シフト/論理演算を 40 nS であり、装置全体では演算素子の並列動作も考慮して 1 秒間に約 2 億回の演算実行速度が可能である。

特徴はクロスバースイッチによるデータ転送制御と 1 命令によるすべての演算素子の並列動作が可能なことにある。マイクロ命令語のビット長が長く、そしてすべての演算素子の同時動作を必要とする演算がどれ程有効に利用されるか問題点も残っている。応用例




図-4 LSI 化された完全並列型プロセッサ CLIP-4 の基本演算モジュールの構成

は、座標変換・内積・データ正規化・フーリエ変換などが考えられている。

4.2 LSI 化された完全並列型プロセッサ—CLIP

Unger が提案した完全並列型プロセッサを LSI で実現したのが CLIP-4 (Cellular Logic Image Processor—英国ロンドン大学)である¹¹⁾。CLIP-4 は図-4 のような基本演算モジュールを 96×96 個並置したものである。モジュールは nMOS 技術で LSI 化され、1 チップに 8 個の演算モジュールを組み込んでいる。モジュール間の接続は 4 角格子や 6 角格子のいずれのモードでも可能であり、モジュールの演算は論理関数で構成される。濃淡画像についてはこの演算モジュールを必要ビット数だけ重ねることになる。

CLIP-4 は外部からの制御命令により動作し、伝播のない演算については 96×96 の画像に対して 10 μs である。応用例は、濃淡画像から輪郭線の抽出や 2 値化処理、2 値画像の細線化、雑音除去、面積や周囲長の測定などの基本的な画像処理の実行である。顕微鏡からの細胞画像の処理解析が報告されている。

4.3 費用効果比の高い局所並列型プロセッサ—PPP

画像処理のうちよく使われ、時間のかかるものを中心に高速化することを目的に開発された局所並列型の画像処理ハードウェアが PPP (local Parallel Pattern Processor—東芝) である⁶⁾。PPP は大規模集積化された IC メモリで構成される画像メモリ (512×512 画素、8 ビット/画素) に直結され、会話型画像処理システムで費用効果比の高い高速画像演算部として働いている。

PPP の構成を図-5 に示す。ホストコンピュータとのインタフェース、画像メモリとのインタフェース、マイクロプログラム制御部、テーブルメモリ、そして画像演算部群より構成されている。




図-5 並列画像演算装置 PPP の構成

画像演算機能には、 8×8 の荷重マスクとの積和、 3×3 の局所マスクによる2値画像の論理フィルタリング、領域番号付け、データ変換、濃度ヒストグラム作成、アフィン座標変換、マイクロプログラムによる画像毎演算がある。これらの演算のほとんどは専用回路化され、パイプライン制御や並列演算により高速化されている。各演算の中で共通した機能(テーブル検索)は統一され、コンパクト化・低価格化が考慮されている。このPPPの機能の上に、二次元フーリエ変換や最尤分類などを増強した装置¹²⁾も開発されている。

4.4 その他の新しいハードウェア

(1) パイプラインプロセッサ

3×3 の局所並列処理を最高113段連結し、順次パイプライン的に実行するハードウェアで、対象画像の大きさは $1,024 \times 1,024$ である¹³⁾。各段の局所処理はテーブル検索方式で行われ、1画像当たり650nSの処理速度である。CYTOCOMPUTERの構成を図-6に示す。画像データはテレビ走査のように1画像ごとパイプライン処理の中を流れていく。応用例には、2値化・雑音除去・細線化などを用いた医用画像処理がある。

(2) 1チップ・プロセッサ

米国画像理解研究開発の中で、CCD (Charge-Coupled Device) や VLSI (Very Large Scaled Integrated circuit) による1チップ・プロセッサが登場している。CCDプロセッサはスマートセンサとも呼ばれ、画像データに対して微分・平均化・2値化・領域分け・ヒストグラム作成などの基本的な画像処理を高




図-6 パイプラインプロセッサ CYTOCOMPUTER の構成
速度(テレビ走査速度を目標)で実行する¹⁴⁾(米国ヒューズ研究所、ウェスチングハウス社)。

一方、VLSI技術による1チップ・プロセッサは局所領域内の中間値を抽出するmedianフィルタ、平均値と分散の計算、荷重マスクとの積和計算などを目的に各々開発されている¹⁵⁾(テキサスインストゥルメント社)。テレビ走査速度で画像処理を実行できるように設計されている。

(3) ディスプレイプロセッサ

最近、大規模集積化されたICメモリ(例えば16Kビット/チップ)を利用した画像ディスプレイ装置が商品化されてきている。これらの画像ディスプレイには単にICメモリで構成される画像メモリとモニタテレビを備えているだけでなく、階調補正・拡大・移動積和計算などの画像処理機能と会話用コンソールを内蔵しているものが多い¹⁶⁾。

5. あとがき

現在の逐次型コンピュータが不得意とする画像処理を高速化するために開発されているハードウェアについて、その開発の流れと最近の実例を挙げた。そして、画像処理ハードウェアを設計するに当たっての検討すべき問題点のいくつかについて述べた。

いろいろな形式のハードウェアが開発されているが、最近の著しい集積回路技術の発展に伴って、画像処理機能のひとつひとつがコンパクト化され、更にはLSI化・ワンチップ化されていく傾向にあると思われる。また、別の傾向としては汎用マイクロコンピュータの低価格化が進み、大容量のICメモリが普及すれば、それらを多数組み込んだマルチプロセッサシステム¹⁷⁾を簡単に構成されるであろう。処理内容に応じて、プロセッサ—プロセッサ間やプロセッサ—メモリ間の接続を自由に変更できれば、画像処理のみならず

一般の並列処理にも適用でき汎用性は高い。

画像処理システム全体の効率からみると、高速な画像処理ハードウェアと画像入出力装置の機能的なマッチングをとることが必要である。最近開発されている平面型のセンサやディスプレイとの結合を十分に考慮しなければならない。また、光学処理における並列性や瞬時性の特徴をいかにデジタル画像処理に生かすか、すなわちハイブリット型画像処理も考えるべき点は多いと思われる。

これからは、デジタル画像処理のハードウェアによる高速化をはかると共に、より有効な画像処理アルゴリズムと高速ハードウェアをより有効に使いこなす画像処理用の高級言語などソフトウェアの道具の開発を進めるべきであろう。

参 考 文 献

- 1) 木戸出正継他：デジタル画像高速処理装置の開発の流れを追う，日経エレクトロニクス，No. 191, pp. 110-140 (1979).
- 2) 木戸出正継：画像処理専用高速プロセッサ，第10回画像工学コンファレンス，p. 142 (1979).
- 3) Allen, G. R. et al.: The Design and Use of Special Purpose Processors for the Machine Processing of Remotely Sensed Data, Proc. LARS Symposium, pp. 1 A/25-1 A/42 (1973).
- 4) Unger, S. H.: A Computer Oriented Toward Spatial Problems, Proc. IRE, Vol. 46, No. 10, pp. 1744-1750 (1958).
- 5) 木戸出正継他：並列画像演算装置 PPP, 東芝レビュー, Vol. 34, No. 6, pp. 511-514 (1979).
- 6) Robinson, G. S. et al.: A Real Time Edge Processing Unit, Proc. Workshop on Picture Data Description and Management, pp. 155-164 (1977).
- 7) Teicholz, E.: Processing Satellite Data, Data-mation, Vol. 24, No. 6, pp. 117-132 (1978).
- 8) Preston, K. Jr., et al.: Basics of Cellular Logic with Some Applications in Medical Image Processing, Proc. IEEE, Vol. 67, No. 5, pp. 826-856 (1979).
- 9) Hunt, B. R.: Computer and Images, Proc. SPIE, Vol. 74, pp. 3-9 (1976).
- 10) Allen, G. R. et al.: SPARC-Symbolic Processing Algorithm Research Computer, Proc. Image Understanding Workshop, pp. 182-190 (1978).
- 11) Duff, M. J.B.: CLIP-4; A Large Scale Integrated Circuit Array Processor, Proc. 3rd IJ-CPR, pp. 728-733 (1976).
- 12) 麻田治男他：二次元フーリエ変換機能などを持った並列画像処理装置の開発，通信学会画像工学研究報告，Vol. IE 78-12, pp. 55-64 (1978).
- 13) Sternberg, S. R.: Cytocomputer Real-Time Pattern Recognition, ERIM-Technical Report (1978).
- 14) Willett, T. J. et al.: Hardware Implementation of a Smart Sensor: A Review, Proc. IU Workshop, pp. 1-8 (1978).
- 15) Eversole, W.L. et al.: Investigation of VLSI Technologies for Image Processing, ibid, pp. 159-163 (1979).
- 16) Andrews, H. C.: Digital Image Processing, IEEE Spectrum, Vol. 16, No. 4, pp. 38-49 (1979).
- 17) Vorgrimler, K.: Enhancement of Computing Power in Multiprocessor Systems for Processing of Digitized Pictures, Proc. of International Conference on Parallel Processing, pp. 11-17 (1978).

(昭和55年2月13日受付)