

知的CADの構想

川戸信明 斎藤隆夫 広瀬貞樹 上原貴夫
(富士通研究所)

1. はじめに

大規模・複雑化するデジタル・システムの設計に対処するためには、階層設計が可能な論理設計支援システムが不可欠であり、更に論理設計の専門家レベルの知識を持つ高度な設計支援システムが望まれる。このためには、人工知能的手法の採用が必要であると考へ、その第一歩として、フレームとデモンの概念に基づいたシステムを開発しつゝ [1]。フレームを利用する点により、ハードウェアの階層構造を容易に表現でき、さらにはその機能に関する情報、設計上の制約条件を組み込み、デモンの機能によりそれらを適用する点ができた。このシステムは、階層的な論理設計を支援するグラフィック・エディタ、設計者の推論過程に適する記号シミュレータを持ち、設計ミス発見のためのアサーションを与える点も容易である。しかし、設計の詳細化自体は設計者が行わなければならない。

一方、設計初期段階の検証を目的として、レジスタ・トランスファ・レベルの設計言語DDL (Digital System Design Language) に基づく設計支援システムを開発して効果を挙げている [2] ~ [4]。このシステムはDDLで与えられる機能仕様からゲート・レベルの設計を行うために必要な情報を抽出するトランスレータを持ち、詳細化過程の一部を自動化している。ただし、使用する半導体テクノロジに依る論理分割や最適論理回路合成は人手で行われている。ところが、このテクノロジに依存する設計は最も誤りを犯し易くかつ設計工数を最も必要とする部分であり、この設計を支援するシステムが強く望まれている。この部分の設計を自動化する点を考えた場合、システムは論理設計の専門家の持つ設計手順、テクノロジや回路合成に関する種々の知識を持つことが必要である。したがって、これら各種の知識が容易に組み込み、さらにはテクノロジ変化や異なるテクノロジに對しても知識の入れ換えにより対応できる柔軟な構造を持つシステムであることが望まれる。

本報告では、このような設計の詳細化過程を自動化する知的CADを実現するためには、知識工学的手法の適用が必要であると考へ、現在検討中のシステムについてその基本構想を述べる。

2. 構造設計と機能設計

ハードウェアの階層構造は、タイプとコンポーネントの概念を用いて表現する点が出来る [5]。すなわち、サブシステムの集合からなるシステムはタイプと呼ばれ、サブシステムはコンポーネントと呼ばれる。サブシステムは下位レベルのタイプのインスタンスである (図1)。この点に関しては、本システムは文献 [1] と同じである。しかし、このシステムでは、タイプの機能設計を行うことが許される。すなわち、設計は次のように行われる。図2に示したように、設計の開始時において、システムはいくつかのコンポーネントに分割され、それぞれタイプの詳細化が行われる。それ以外のタイプは構造的に更に




図1. タイプとコンポーネント




図2. 設計の詳細化

(a) DDL

```

<REGISTER> FLAG1 .
  !# I1 & I2 #!   FLAG1 ← 1 . .
  !# I3 & ~I4 : I5 #! FLAG1 ← 0 .
  
```

(b) 遷移表

| FLAG1 | 1 (BIT) | FLAG |
|-------|---------|--------------------|
| RANGE | SOURCE | TRANSFER CONDITION |
| (0) | 1 | I1 & I2 |
| (0) | 0 | I3 & ~I4 : I5 |






図3. 設計ステップ

詳細化される場合もあかし、またその機能仕様が与えられることもある。機能仕様はハードウェア設計言語DDLを用いて指定する。この場合は、その機能を実現するための構造的詳細化を行わなければならない。この詳細化は、各タイプの構造が決定し、展開された時の最下位レベルが特定のICに対応する迄続けられる(ちなみに、TTL SSI/MSIテクノロジーを用いた設計を考える)。この際、プリント板(PCB)やバックパネル(BP)へのシステムの分割も終了しなくてはならない。

この機能仕様から論理回路を合成する過程を支援することが本システムの目的である。このシステムの開発にあたっての基本方針は、従来論理設計の専門家が行ったような設計手順を明らかにし、その手順をそのままシステムに組み込むことである。まず最初に、機能仕様から論理回路を得るまでの間に存在する設計者が意識する設計ステップについて調べ、図3のようステップが存在することになった。すなわち、まず機能設計の結果から、各レジスタに対する転送条件や各ステートの遷移条件を収集し、これを基として、テクノロジーに独立のフリップ・フロップやマルチ・プレクサ等のマクロからなる構造的表現に変換する。ついで、マクロを実現するためのIC数やディレイの概算を行い、ピン数を考慮して、各マクロをプリント板に割り付け、システムの分割を行う。各マクロの特定ICを用いた合成は、この分割を考慮して行われる。以上の設計ステップのうち、機能設計から転送条件等を収集する部分は、既にDDルトランスレータが自動化しており、それ以降のステップ間の変換が現状では人手で行われている。これを更に自動化を可能とするためには、これらのステップ間の変換に使用される知識を明確にし、これをシステムに組み込まなければならない。論理設計の専門家はこの変換を数学的最適化というようアプローチはよく、ソルバやヒューリスティクスを用いて、効率的に行っており、我々の目標はこのよう知識をシステムに組み込むことである。




図4. システム構成




図5. 知識ベースの構造

3. システム構成

本システムの基本構成として図4に示した構成を考えた。インタープリタは、設計過程全般の管理を行うもの、変換過程に必要な設計タスクのプランニングを行う。システムの知識は合成中のハードウェアと論理回路合成用の知識ベースからなる。両者ともフレームを用いて表現する。グラフィック・エディタ、階層エキスパンダおよび記号シミュレータは既開発のものである[1]。

論理回路合成用の知識ベースは図5に示すように階層的に構成される。トップ・レベルの分類は、一般に、設計は何らかの「対象」を「操作」する「ステップ」からなることに対応している[6]。これ以下のレベルの分類は、前節の変換ステップを体系化するることにより定義している。設計過程で動的に発生する設計タスクは「ステップ」の対応する部分で生成される。各設計ステップで取り扱う対象となるプロトタイプは「対象」の対応する部分に格納され、これら「対象」の状態を変化させたり、各種の処理を行うオペレータは「操作」の対応する位置に置かれる。

設計は、インタラクティブ・グラフィック端末を用いて行う。グラフィックエディタの使用により、設計者は設計対象システムの構造あるいは機能仕様を手える。一般に単純な部材はマクロあるいは直接ICを用いて設計されるが、複雑な制御部の機能仕様はDDLで手えられる。インタープリタは設計中のハードウェアの各コンポーネントの状態から設計タスクを見出し、これを実行する。タスクを実行できるだけの知識が存在しなければ、設計者のインタラクションを要求する。このように設計のプランニングは、図6に示すアジエンダ制御構造を採用することにより実現できると考えられる[6]。すなわち、フォーカス戦略は、各オペレータで実行できるタスクを問うため、

その中心最も優先順位の高いタスクを実行する。何らかの理由で実行できなくなったらタスク(例えばfanoutタスクのタスクで出力先が全て完成済みの場合)は延期される。レジューム戦略は、フォーカス戦略ではタスクが見つけられず延期された時に起動され、延期されたタスクのうち実行可能となつたものを探し、それを再開する。オペレータは、タスクを見つけた機能は必ず持っているわけだが、そのタスクを実行する機能は必ずしも持っているもよく、この場合は設計者に委ねることにする。タスクの実行を自動化することを目的とした知識が明確な時点でこれをオペレータに組み込めばよいと考えた。

以下、例題を用いて本システムの動作を説明する。インフォメーションの詳細についてはまだ検討しなければならないが、上述した知識の構造化や制御構造を用いては実現は充分可能であると考える。




図6. アジェンダ制御構造

4. DDLトランスレーション

本システムへの入力はグラフィック・エディタ [1] により行う。設計者はDDLを用いたタイプの動作仕様を与えかねることができない。図7~9は例を示す。設計すべきシステム(CPU-INT)の構造を図7のように入力する。これは、3つのコンポーネント A.T.O.S1, A.T.O.S2, INITからなる。A.T.O.S1, A.T.O.S2は単純な回路でマイクロレジスタ登録されたものを使用している。INITは複雑な制御回路であり、図8のように機能仕様をDDLで与える。図9はグラフィック・エディタが作り出したCPU-INTのフレームである。




図7. グラフィック・エディタによる入力

```

(EXTERNAL) PENDING, HOLD, ACLK, RST.AOUP, RST.HALTON,
RST.SUBV, RST.SENSE, A.SLECT, PPSLT(2)
(MEMORY) MENT, RESP, SENSE(A), CLASP, MENSE
(TYPE)
(REGISTER) PENDING, RST.AOUP, HALTON, SUBV, RESP, SENSE(A),
MENSE, SENSE(B), SENSE(C), SENSE(D), SENSE(E), SENSE(F), SENSE(G), SENSE(H), SENSE(I), SENSE(J), SENSE(K), SENSE(L), SENSE(M), SENSE(N), SENSE(O), SENSE(P), SENSE(Q), SENSE(R), SENSE(S), SENSE(T), SENSE(U), SENSE(V), SENSE(W), SENSE(X), SENSE(Y), SENSE(Z)
(CLOCK) MENT, HALTON, MENSE, RESP, SENSE(A), SENSE(B), SENSE(C), SENSE(D), SENSE(E), SENSE(F), SENSE(G), SENSE(H), SENSE(I), SENSE(J), SENSE(K), SENSE(L), SENSE(M), SENSE(N), SENSE(O), SENSE(P), SENSE(Q), SENSE(R), SENSE(S), SENSE(T), SENSE(U), SENSE(V), SENSE(W), SENSE(X), SENSE(Y), SENSE(Z)
(START)
(AUTOMATIC START) ACLK :
(STARTED)
IDLE : 10 HALTON <- 1, AOUP <- 0, SUBV <- 0, -> RST...
10 HALTON <- 1, MENSE <- 1, -> ENLOCK...
10 "HALTON & MON" & "HALTON & MON & SUBV" :
-> IDLE...
RST HALTON : RESP <- 1, -> ATTEND...
ENLOCK : PENDING :
10 SENSE(A) : SENSE(A) <- B"1(9)"
10 SENSE(B) : SENSE(B) <- B"1(9)"
10 SENSE(C) : SENSE(C) <- B"1(9)"
10 SENSE(D) : SENSE(D) <- B"1(9)"
10 SENSE(E) : SENSE(E) <- B"1(9)"
10 SENSE(F) : SENSE(F) <- B"1(9)"
10 SENSE(G) : SENSE(G) <- B"1(9)"
10 SENSE(H) : SENSE(H) <- B"1(9)"
10 SENSE(I) : SENSE(I) <- B"1(9)"
10 SENSE(J) : SENSE(J) <- B"1(9)"
10 SENSE(K) : SENSE(K) <- B"1(9)"
10 SENSE(L) : SENSE(L) <- B"1(9)"
10 SENSE(M) : SENSE(M) <- B"1(9)"
10 SENSE(N) : SENSE(N) <- B"1(9)"
10 SENSE(O) : SENSE(O) <- B"1(9)"
10 SENSE(P) : SENSE(P) <- B"1(9)"
10 SENSE(Q) : SENSE(Q) <- B"1(9)"
10 SENSE(R) : SENSE(R) <- B"1(9)"
10 SENSE(S) : SENSE(S) <- B"1(9)"
10 SENSE(T) : SENSE(T) <- B"1(9)"
10 SENSE(U) : SENSE(U) <- B"1(9)"
10 SENSE(V) : SENSE(V) <- B"1(9)"
10 SENSE(W) : SENSE(W) <- B"1(9)"
10 SENSE(X) : SENSE(X) <- B"1(9)"
10 SENSE(Y) : SENSE(Y) <- B"1(9)"
10 SENSE(Z) : SENSE(Z) <- B"1(9)"
END

```

図8. DDLによる機能仕様

インタープリタは、この時、設計タスクとして、A.T0.51, A.T0.52のマクロ展開とDDLトランスレーションを見出すが、DDLトランスレーションの方が優先度が高いので、図8のDDL記述を遷移表に変換する。図10は遷移表の内部フレーム表現である。これは、遷移表スナップの「対象」の集約とそれらの間の関係からなる。プロトタイプは既述のようにフレームとして格納され、そのスロットはあらかじめ定義され、具体的な値が入れられそのインスタンスが作り出される。たとえば、オートマタのステートに対応したプロトタイプにはSET, RESET およびINITIAL というスロットがある。SET(RESET)スロットは、そのステートに入る(出る)条件を示す。INITIALはそのステートがオートマタの初期状態であることを示すために用いられる。その後、ブール式の簡素化やステート割当などのタスクが発生し、これらが終了すると、遷移表はマクロに変換される。




図9. ハードウェア構造のルール表現

5. 論理分割

インタープリタは、CPU INTの全1のコンポーネントがマクロより詳細化されたことから、プリント板へのシステムの分割が可能であることとを認識する。各マクロには、IC数やディレイの概算を行うオペレータを用意しておく。たとえば、TTLのSSI/MSIを用いる場合、ブール式を実現するためのIC数の概算は、全てNANDとINVERTゲートを用い、fanout等の制約条件は無視し行い、通常の中心、このようなヒューリスティックな知識を組み込んでおく。インタープリタはこのように推定タスクを起動した後、分割のためにコンポーネントのトリートメント構造を作り出す(図11)。分割はコンポーネントをプリント板に割り付けたりすることにより行える。中間レベルのコンポーネントを指定した場合、これを親とするマクロは同一プリント板に割り付けられる。この分割自体を自動的に行える見通しは現在のところなく、インタラクティブに行い、これを考えたい。しかし、システムはコンポーネントが割り付けられるたびに、プリント板のIC数やピン数を設計者に表示する程度の支援に留まるを得たい。




図10. 遷移表のルール表現

6. 回路合成

論理分割が終了すると、インタープリタは各マクロICを割当てかねるマクロ・エキスパンダを起動する。本システムではマクロ・エキスパンダは、マクロが使用される環境を考慮して、最適のICを選んで展開するよう機能を持たせカントを考へている。

たとえば、マクロREGは図12に示したように2通りの展開が可能である。ソグめを選択するかはREGの出力回路に依存する。すなわち、REGの出力がプリント板の出力ピンにのみ接続される場合はQ出力を持つICを選び、複数の組合せ回路に接続される場合はQと \bar{Q} を持つICを選ぶというよう知識が使用される。この種の知識は、常に正しいソリューションをあらかじめ言うことは一般に困難であり、尚行錯誤的システムを組み入れるは確認するソリューションが不可欠である。したがって、図13に示したようなルールの形で表現することを望ましい。このような表現を採用することにより、容易に知識の追加、修正、削除が出来ることとなる。

マクロが展開されるとfanout等の制約条件をチェックするタスクが実行される。もし制約条件に違反すると、これを回避することが必要となる。したがって、違反のタイプ毎にこれを回避するタスクを実行すべきオペレータを用意しなくてはならない。

7. おわりに

以上、機能仕様に基づき論理回路の自動合成を行うシステムについて考察し、知識工学的手法の適用が充分に可能であることを示した。現在、本稿を通じて基本構想を述べ、より具体的なインプリメンテーション上の問題について検討を行っている。なお、ここでは、TTL SPI/MSIを対象としたが、同様の手法がVLSIに於いても適用可能であると考へられる。




図11. プリント板分割のためのコンポーネント・ツリーの発生




図12. マクロ・エキスパンダ

図13. マクロ・エキスパンダの知識

RULE-0:

IF

CONNECTED ONLY TO OUTPUT PIN

THEN

USE REGISTER WITH ONLY Q

RULE-1:

IF

CONNECTED TO COMBINATIONAL CIRCUITS

THEN

USE REGISTER WITH Q AND \bar{Q}

参考文献

- [1] Takao Saito, Takao Uehara, and Nobuaki Kawato, "A CAD System for Logic Design Based on Frames and Demons", Proc. of 18th DA. Conf., pp.451-456, July, 1981.
- [2] Nobuaki Kawato, Takao Saito, Fumihiko Maruyama, and Takao Uehara, "Design and Verification of Large-Scale Computers by Using DDL", Proc. of 16th DA. Conf., pp.360-366, June 1979.
- [3] Fumihiko Maruyama, Takao Uehara, Nobuaki Kawato, and Takao Saito, "Hardware Verification and Design Error Diagnosis", Proc. of FTC-10, pp.59-64, October 1980.
- [4] Takao Uehara, Fumihiko Maruyama, Takao Saito, and Nobuaki Kawato, "DDL Verifier", Proc. of 5th International Conference on Computer hardware description languages, September 1981.
- [5] W. M. van Cleemput, "An Hierarchical Language for the Structured Description of Digital Systems", Proc. of 14th DA. Conf., pp.377-385, June 1977.
- [6] Mark Jeffrey Stefik, "Planning with Constraints", Stanford University, Computer Science Department, Report No. STAN-CS-80-784, 1980