

シャフル結合プロセッサによる並列言語認識

河村明展^(*) , 梅尾博司^(*)

^(*) 大阪電気通信大学

シャフル結合プロセッサによる高速言語認識アルゴリズムを提案する。並列言語認識に関しては1次元セルオートマトンにより数多くの言語が $O(n)$ 時間で認識可能なことが知られている。本稿では、シャフル結合を持つオートマトン上で同様な認識問題を考察し、1次元セルオートマトン上で $O(n)$ 時間で認識された言語がシャフル結合プロセッサ上では $O(\log n)$ 時間で認識されることを示す。

$O(\log n)$ -Time Language Recognition Algorithms on Shuffle-Exchange Networks

Akinobu Kawamura,⁽⁺⁾ and Hiroshi Umeo⁽⁺⁾

⁽⁺⁾ Osaka Electro-Communication University

18-8 Hatu-cho, Neyagawa-shi, Osaka, 572, Japan

Abstract

Shuffle-exchange networks have wide applications in the area of parallel processing, including FFT, matrix operations, polynomial evaluation and sorting. In this paper, we propose parallel language recognition algorithms on shuffle-exchange networks. Using shuffle-exchange networks efficiently, we develop $O(\log n)$ -time recognition algorithms for some languages which have been shown to be recognized in linear time by one dimensional cellular automata.

1. はじめに

シャフル結合はその結合が複雑でデータの流が理解しにくい、その特異な結合をうまく利用すればセルオートマトンよりも強力な動作をさせることが可能である。Stone[1]はシャフル結合プロセッサ上でフーリエ変換,多項式評価,転置行列,ソーティングのアルゴリズムを提案した。フーリエ変換,多項式評価,転置行列の時間計算量は $O(\log n)$,ソーティングの時間計算量は $O(\log^2 n)$ である。Awerbuch and Shiloach [8]はシャフル結合プロセッサ上で時間計算量 $O(\log n)$ のminimum spanning forestとconnected componentsを求めるアルゴリズムを提案した。[2]-[7],[9]-[12]ではシャフル結合ネットワークそのものが議論されている。本稿ではセルオートマトン上で $O(n)$ で認識できる言語を,シャフル結合プロセッサでより速く認識することを考え,シャフル結合プロセッサの能力を調べる。

まず2.でシャフル結合の性質を示し,3.でシャフル結合上での基本操作を説明する。4.では5つの言語をそれぞれ $O(\log n)$ で認識するアルゴリズムを提案する。

2. シャフル結合の性質

シャフル結合は図1のような結合を持つ。離れたプロセッサと結合を持つグローバル結合と,上から2つずつのプロセッサ間にあるローカルリンクを持つ。n個のプロセッサはプロセッサ番号0からn-1までを持つ。nはある正数mに対して $n = 2^m$ である。シャフル結合方式は,以下の条件を満足するプロセッサ P_j と P_k を1方向リンクで結合する。

$$k = \begin{cases} 2i & (0 \leq i \leq n/2 - 1 \text{の時}) \\ 2i + 1 - n & (n/2 \leq i \leq n - 1 \text{の時}) \end{cases}$$

この結合はある時点の下半分のプロセッサが次のステップで,上半分の間にうまく挿入される形となっている。

プロセッサ番号を2進数表示した時に,その2進数を左に1ビット巡回シフトした数値が次のステップに接続されているプロセッサ番号となる。このことより,次の2つの性質が得られる。

性質1 シャフルをm回適用するとデータ項目は元の位置にもどる。この事は定義にあるように,m回巡回シフトを行なうと元のプロセッサ番号となることによる。

性質2 ある2つのプロセッサ番号を2進数表示したときに左からc番目のビットだけが異なるとき,c回の完全シャフルの後これらのデータ項目は隣接プロセッサ上に存在する。c回巡回シフトをするとプロセッサ番号が最下位ビットのみ異なるからである。これはプロセッサが隣接していることを表す。

結合が複雑で動作が理解しにくいので図2以後は時間軸を横にとった図とする。




図1 シャフル結合

3. 基本操作

3.では次の5つの基本操作について考える。

基本操作1 1のデータを全プロセッサにブロードキャストする。

基本操作2 各プロセッサのデータが全て1かどうか判断する。

基本操作3 全プロセッサの内,1のデータを持つプロセッサ数を計数する。

基本操作4 プロセッサのデータ列を反転する。

基本操作5 プロセッサのデータ列をx個下のプロセッサに巡回シフトする。

(但しxは $0 \leq x \leq n - 1$ の任意の整数)

以下の条件を満たすプロセッサを使用する。

- ・データの入出力が行える。
- ・四則演算ができる。
- ・それぞれのプロセッサは0からn-1までのアドレスを持っている。
- ・以上のプロセッサをシャフル結合にする。
- ・上から2つずつのプロセッサ間にローカルリンクがあり比較,交換ができる。

- ・入力データは n 個で、ある正数 m に対して $n = 2^m$ と表現される。
- ・一番上のプロセッサをリーダーと呼ぶことにする。
- ・プロセッサ番号を i とすると、 $(i \bmod 2) = 0$ のプロセッサを上のプロセッサ、 $(i \bmod 2) = 1$ のプロセッサを下のプロセッサと呼ぶことにする。

3. 1 基本操作1 1のデータを全プロセッサにブロードキャストする

(図2参照 $n = 8$ の時)

- 1 ローカルリンクでつながっている上下2つのプロセッサの内、上のプロセッサのデータを下のプロセッサに書き込む。
- 2 グローバル結合にデータを出力する。
- 3 1~2の動作を $\log n$ 回行う

基本操作1はリーダーのデータをブロードキャストさせる。少し変形させるだけでどのプロセッサからでもブロードキャストすることが出来る。

3. 2 基本操作2 各プロセッサのデータが全て1かどうか判断する

(図3参照 $n = 8$ の時)

- 1 入力データを上から2つずつローカルリンクで比較する。上下のプロセッサのデータが1であれば、上のプロセッサにそのデータを書き込み、もし違うならば0を書き込む。
- 2 グローバル結合にデータを出力する。
- 3 1~2の動作を $\log n$ 回行った時にリーダーが1であれば入力データは全て1である。




図2 基本操作1




図3 基本操作2

3.3 基本操作3 全プロセッサの内、1のデータを持つプロセッサ数を計数する

(図4参照 n=8の時)

- 1 ローカルリンクで接続されている2つのプロセッサのデータの合計を上のプロセッサに書き込む。
- 2 グローバル結合にデータを出力する。
- 3 1~2の動作を $\log n$ 回行うとリーダーに合計値が存在する。

3.4 基本操作4 プロセッサのデータ列を反転する

(図5参照 n=8の時)

- 1 入力データを上から2つずつローカルリンクで交換する。
- 2 グローバル結合にデータを出力する。
- 3 1~2の動作を $\log n$ 回行うとデータ列は反転される。




図4 基本操作3




図5 基本操作4

3. 5 基本操作5 プロセッサのデータ列をx個下のプロセッサに巡回シフトする

(但しxは $0 \leq x \leq n-1$ の任意の整数)

(図6参照 n=8, x=3の時)

まず、現アドレスにxを加算して新アドレスを求める。オーバーフローする場合はその値を新アドレスとする。各プロセッサは、現アドレス、新アドレス、データの3つを持つ。それら3つ全部をまとめて転送データと呼ぶことにする。

- 1 新アドレスと現アドレスの最下位ビットを比較し、異なっていればローカルリンクでつながっているプロセッサの転送データと交換する。
- 2 グローバル結合に転送データを出力する。
- 3 新アドレスと現アドレスをそれぞれ左に1ビット巡回シフトする。
- 4 1~3の動作を $\log n$ 回行なう

この動作は以下の理由で正しく動作する。

ローカルリンクでつながっているプロセッサはアドレスの最下位ビットのみ異なる。この事より、新アドレスと現アドレスの最下位ビットのみ異なれば、ローカルリンクでデータを交換するだけで新アドレスのプロセッサに移動できる。最下位ビット以外も異なるなら1回シャフルすればアドレスが1ビットシフトしたプロセッサに移動するので、異なるビットが最下位ビットになった時にローカルリンクでデータを交換する。この動作を全ビットに対して行えば新アドレスにデータを移動出来る。新アドレスと現アドレスの全ビットを比較すればよいので $\log n$ 回の動作で終了する。




図6 基本操作5

3.6 時間計算量

基本操作の時間計算量は定数ステップの動作を $\log n$ 回行うので $O(\log n)$ である。

3.7 プレフィクス

以上の基本操作を使ってプレフィクスを求めるアルゴリズムを示す。プレフィクスとはプロセッサ番号 i のプロセッサがプロセッサ番号 0 から $n-1$ までのデータの合計値を求めることをいう。よってプロセッサ番号 $n-1$ のプロセッサの計算結果は全データの合計値を持つ。そのアルゴリズムを以下に示す。図7参照 ($n=8$ の時)。

$T=0$ のデータが入力データである。

- 1 $T=0$ のデータと、そのデータを下に 2^0 シフトしたデータとの合計値を $T=1$ のデータとする。
- 2 $T=1$ のデータと、そのデータを下に 2^1 シフトしたデータとの合計値を $T=2$ のデータとする。
- 3 $T=2$ のデータと、そのデータを下に 2^2 シフトしたデータとの合計値を $T=3$ のデータとする。
- 4 $n=8$ の場合 $T=3$ のデータがプレフィクスとなる。

このように時刻 t のデータとそのデータを下に 2^t シフトしたデータとの合計値を時刻 $t+1$ のデータとする。この動作を $i=0$ から $\log n$ まで $\log n$ 回行う。シフトさせるには基本操作5を使用する。ただし基本操作5は巡回シフトを行なうので巡回するデータは0にしておく必要がある。このアルゴリズムの時間計算量は、 $O(\log n)$ の動作を $\log n$ 回行うので $O(\log^2 n)$ となる。




図7 プレフィクス問題

4. 言語認識

4. では入力データが以下の5つの言語であるかそうでないかを認識するアルゴリズムを示す。認識すると、入力文字列がある規則にしたがうか従わないかを判断することを言う。Σはアルファベットの集合とし、Σ上の全ての語の集合をΣ*と表す。w^r は文字列wの逆系列とする。

例 n=8の場合

言語1 = {w w w ∈ Σ*}	a b c d a b c d
言語2 = {a ⁿ b ⁿ n ≥ 1}	a a a a b b b b
言語3 = {w w ^r w ∈ Σ*}	a b c d d c b a
言語4 = {a ⁿ b ⁿ c ⁿ z n ≥ 1, z ∈ Σ*}	a a b b c c y z
言語5 = {w w ^r z w ∈ Σ*, z ∈ Σ*}	a b c c b a y z

言語1は左から中央までの文字列が中央から右までの文字列と同じ。

言語2は左から1種類目の文字数と2種類目の文字数が同じ。

言語3は左から中央までの文字列の反転が中央から右までの文字列と同じ。

言語4は同数の文字列が3種類ある。プロセッサ数が3で割り切れないため余りの文字がある。

言語5は言語3に他の文字列が右側につながっている。

以上の5つの言語を認識するアルゴリズムを示す。ただし言語4～5の文字列zにはそれより左にある文字を含まないものとする。入力文字数をnとし、nはある整数mに対してn=2^mと表現される。認識結果はリーダーに出力される。

4.1 言語認識1

言語1 = {w w | w ∈ Σ*} を認識する。図8参照 (n=8の時)

- 1 グローバル結合にデータを出力する。
- 2 上から2つずつローカルリンクで比較し上下のプロセッサのデータが同じであれば上下のプロセッサに1を、異なるならば0を書き込む。
- 3 基本操作2で全てが1であるか調べる。




図8 言語認識1

4. 2 言語認識2

言語2 = { $a^n b^n \mid n \geq 1$ } を認識する. 図9参照 ($n=8$ の時)

このアルゴリズムではA, B 2つのレジスタを使用する. 入力データはAレジスタに入力されるとする.

- 1 グローバル結合にデータを出力する.
- 2 上のプロセッサは下のプロセッサのデータをローカルリンクで読み込み, Bレジスタに書き込む.
- 3 グローバル結合にデータを出力する.
- 4 上から2つずつのプロセッサのAレジスタ, Bレジスタどうしを比較し, 同じでかつ0以外であれば上のプロセッサにそのデータを書き込む. もし異なるならば0を書き込む. そしてデータを出力しシャフルする.
- 5 4を $\log n - 1$ 回繰り返す.
- 6 リーダーが0以外ならば, 言語2と認識できる.




図9 言語認識2

4. 3 言語認識3

言語3 = { $w w^r \mid w \in \Sigma^*$ } を認識する. 図10参照 ($n=8$ の時)

この認識は, 基本操作4で行なったように与えられたデータ列を反転し元のデータと同じであれば1を書き込みそれを基本操作2でチェックする. このアルゴリズムではA, B 2つのレジスタを使用する. 入力データはAレジスタに入力されるとする.

- 1 Aレジスタの値をBレジスタに書き込む. Aレジスタにおいて基本操作4を行なう
- 2 AレジスタとBレジスタのデータを比較し, 同じであれば1を, 異なるなら0を書き込む.
- 3 基本操作2を行い, 全てが1であれば言語3と認識できる.

4. 4 言語認識4

言語4 = { $a^n b^n c^n z \mid n \geq 1, z \in \Sigma^*$ } を認識する.

この認識は同数の文字列が3種類あるかを認識する. 入力Aレジスタにされるとする.

- 1 リーダーのAレジスタを基本操作1でブロードキャストする.
- 2 受け取ったデータとAレジスタのデータを比較し, 同じであればフラグを立てる. 基本操作3でフラグの数F1を計数する.
- 3 F1をブロードキャストする. アドレスがF1のプロセッサはAレジスタを全プロセッサにブロードキャストする.
- 4 受け取ったデータとAレジスタのデータを比較し, 同じであればフラグを立てる. 基本操作3でフラグの数F2を計数する.
- 5 $F1 + F2$ をブロードキャストする. アドレスが $F1 + F2$ のプロセッサはAレジスタを全プロセッサにブロードキャストする.
- 6 受け取ったデータとAレジスタのデータを比較し, 同じであればフラグを立てる. 基本操作3でフラグの数F3を計数する.
- 7 リーダーは $F1 = F2$ かつ $F2 = F3$ かを判別する.




図10 言語認識3

4.5 言語認識5

言語 $5 = \{w w^r z \mid w \in \Sigma^*, z \in \Sigma^*\}$ を認識する。

この認識は言語認識3の変形である。リーダーと同じデータを持つプロセッサの内、最もアドレスが大きいプロセッサを見つけ出し、そのデータを先頭とするように下にシフトさせて反転させたのが入力データと同じであるか調べる。A, B 2つのレジスタを使用し、入力はAレジスタにされるとする。

- 1 リーダーのAレジスタを基本操作1でブロードキャストさせる。
- 2 受け取ったデータと同じデータを持つプロセッサはアドレスを出力する、異なるプロセッサは0を出力する。
- 3 ローカルリンクでそのデータを比較し大きい方を出力していくと $\log n$ 回の比較で最大のアドレス F が求められる。
- 4 $n - F - 1$ だけ基本操作5で下に巡回シフトし、Bレジスタに書き込む。基本操作4でBレジスタを反転させる。
- 5 アドレスが F 以下のプロセッサでAとBレジスタを比較し同じであればフラグを立て、基本操作3でフラグの数 F' を数える。 $F' = F + 1$ であれば言語5と認識できる。

4.6 時間計算量

以上5つの認識アルゴリズムの時間計算量を考える。これら5つのアルゴリズムは定数ステップの動作と $O(\log n)$ で実行できる基本操作を定数回行っているだけなので時間計算量は $O(\log n)$ となる。

5. 結論

シャフル結合プロセッサ上で言語認識が $O(\log n)$ 時間で出来ることが明らかになった。

参考文献

- [1] Harold S.Stone;"Parallel Processing With the Perfect Shuffle",IEEE Trans.Computers,vol.C-20,pp.153-161,Feb,(1971).
- [2] Tomas Lang and Harold S.Stone;"A Shuffle-Exchange Network with Simplified Control",IEEE Trans.Computers, vol.C-25,pp.55-65,Jan,(1976).
- [3] Tomas Lang;"Interconnections Between Processors and Memory Modules Using the Shuffle-Exchange Network",IEEE Trans. Computers,vol.C-25,pp.496-503,May,(1976).
- [4] D.Stott Parker;"Notes on Shuffle/Exchange-Type Switching Networks",IEEE Trans.Computers,vol.C-29,pp.213-222, Mar,(1980).
- [5] Chuan-Lin Wu and Tse-Yun Feng;"The Universality of the Shuffle-Exchange Network",IEEE Trans.Computers,vol. C-30,pp.324-331,May,(1981).
- [6] Daniel M.Dias and Manoj Kumar;"Comments on "Interference Analysis of Shuffle/Exchange Network"",IEEE Trans. Computers, vol.C-31,pp.546-547,Jun,(1982).
- [7] David Steinberg;"Invariant Properties of the Shuffle-Exchange and a Simplified Cost-Effective Version of the Omega Network",IEEE Trans.Computers,vol.C-32,pp.444-450,May,(1983).
- [8] B.Awerbuch and Y.Shiloach;"New Connectivity and MSF Algorithms for Shuffle-Exchange Network and PRAM", IEEE Trans. Computers,vol.C-36,pp.1258-1263,Oct,(1987).
- [9] Shing-Tsaan Huang and Satish K.Tripathi;"Self-Routing Technique in Perfect-Shuffle Networks Using Control Tags", IEEE Trans.Computers,vol.C-37,pp.251-256,Mar,(1988).
- [10] Suchai Thanawastien and Pradip K.Srimani;"The Universality of a Class of Modified Single-Stage Shuffle/Exchange Networks",IEEE Trans.Computers,vol.C-37,pp.348-353,Mar,(1988).
- [11] Charles.R Bisbee and Victor P.Nelson;"Failure Dependent Bandwidth in Shuffle-Exchange Networks" IEEE Trans. Computers,vol.C-37,pp.853-860,Jul,(1988).
- [12] Wentailiu,Thomas H.Hilderandt and Ralph Cavin;"Hamiltonian Cycles in the Shuffle-Exchange Network",IEEE Trans. Computers,vol.C-38,pp.745-750,May,(1989).
- [13] M.C.Pease;"An adaptation of the fast Fourier transform for parallel processing",J.ACM,vol.15,pp.252-262,April, (1968).
- [14] S. アクル著;"並列ソーティングアルゴリズム" 啓学出版 (1988).
- [15] Alvy Ray Smith ;"Real-Time Language Recognition by One-Dimensional Cellular Automata", JOURNAL OF COMPUTER AND SYSTEM SCIENCES (1972).
- [16] 宮島広美;"境界付きセルオートマトンの早い言語認識",電気情報通信学会論文誌D,Vol.J70-D,No5,pp.841-850,(1987).
- [17] C.R.Dyer;"One-Way Bounded Cellular Automata",INFORMATION AND CONTROL 44,pp.261-281, (1980).
- [18] A. サローマ著;"計算論とオートマトン理論",サイエンス社,(1988).