

解 説**専用 VLSI プロセッサ**

1. 専用 VLSI プロセッサの現状と動向[†]

田 丸 啓 吉^{††}

1. まえがき

専用 VLSI プロセッサには 2 個のキーワードがある。一つは専用プロセッサで、その研究開発の歴史は古く用途も広い。実用化されているものから、提案のみのものまで多くの種類がある。実現手法もファームウェアレベルから新方式レベルまで多様であるが、これまで専用プロセッサとして興味をもたれた機種は、新しい方式の計算機が多く^{75), 76)}、広い需要を狙う計算機とは異質であった。一方もう一つの VLSI プロセッサはごく新しい製品分野で、一般的には VLSI として実現されたプロセッサのことである。LSI 製品は広い需要を必要とするので、専用プロセッサの VLSI 化は大きな需要の見込める用途と性能をもつプロセッサに限られる。この両者のわずかな合致点に現在の専用 VLSI プロセッサ分野がある。

VLSI 技術は急速に発展しているので、数年前の技術は古いという現象がおこっている。今回専用 VLSI プロセッサの現状を調査するにあたり、原則として（一部分例外も含む）次の選択基準を使用した。

- 1) 特定用途を目的に設計されたプロセッサ
- 2) 設計基準寸法 $2.0 \mu\text{m}$ 以下でおよそ 100 K 素子以上の集積度をもつ VLSI 製品

この基準をもとに最近 4 年以内の発表を、主に LSI 分野を中心に調査した。したがって VLSI 化されていないアーキテクチャ分野の発表や数十 K 素子以下の集積規模の小さいものは除いた。このため専用計算機としては特徴のあるものでも、VLSI 化されていないものは含めていない。一般に、研究目的のみのプロセッサを VLSI 化することはむずかしいので、取りあげるプロセッサは製品化に近い開発品種が中心になっている。それでも多数の製品があるため、紙数の都合

から、なんらかの特徴をもつ製品を代表として 40 個取りあげて一覧表にした。他にもれている製品が多数あるが、この表の製品群から技術の現状はほぼ推察できると考えている。以下 2. では専用 VLSI プロセッサの条件、3. では VLSI プロセッサの方式と実例について述べる。

2. 専用 VLSI プロセッサの条件

専用 VLSI プロセッサの実現条件としては、応用分野からの要求、計算機技術からみた最適設計、VLSI 技術からみた実現可能性などが考えられる。特に最終的に製品の価格に関係してくる需要量と VLSI 技術が重要である。応用分野からの要求は、第一に特定の機能を強化したり、新しく具備して、その用途に関する性能を上げたプロセッサをつくることで、汎用マイクロプロセッサの性能、特にスピードの限界を破ることである。第二には汎用プロセッサを使用する場合に比べて、必要な機能を中心に周辺部分も集積して、機能的にも経済的にも使いやすいように再構成することである。このような要求のある分野は数多くあるが、VLSI の需要量という点から実際に製品が開発されている用途は限定される。現在開発されている分野は大別して特定の演算機能を高速化した演算用（浮動小数点、FFT など）、音声や画像分野の信号処理用（音声、画像）、グラフィックプロセッサ、記号処理や非数値演算用（言語プロセッサ、ソータ、連想処理など）、通信用（CODEC、交換、TV 信号変換など）、およびその他のプロセッサ（ニューロプロセッサ、暗号プロセッサなど）がある。この中で需要量の大きい演算用と、DSP と呼ばれる音声、画像関係のプロセッサの開発が盛んである。これらのプロセッサの方式は、独立したプロセッサ、コプロセッサやエンジンのようにホストプロセッサに接続されるもの、マルチプロセッサシステムの要素プロセッサなどがある。大部分の専用 VLSI プロセッサはホンノイマン型を基本

[†] The Trend of Special Purpose VLSI Processors by Keikichi TAMARU (Faculty of Engineering, Kyoto University).

^{††} 京都大学工学部電子工学科

にして演算機能を強化したもので、アレイ型など特殊なアーキテクチャのものは一部にすぎない。これは現在の専用 VLSI プロセッサが主として演算機能を中心とする用途に使用されているため、従来形の演算回路を使用して設計されていること、および高度の要素プロセッサの大規模アレイには集積規模が不足することによると思われる。実際のプロセッサの内部構成では、倍精度浮動小数点回路^{1),3),4)}、浮動小数点加算回路と乗算回路の同時動作⁴²⁾、ベクタ／マトリクス演算機能^{3),14)}、組合せ演算（差の2乗和など）の1サイクル実行¹²⁾、8個の並列演算回路¹⁸⁾、8個の演算の同時実行¹³⁾、3個のアドレス発生器の使用¹²⁾、冗長2進演算⁴¹⁾など高速化のための各種の方式上の工夫がなされている。また一部ではあるが、1次元アレイ形式のプロセッサ^{14),21),34)}や連想メモリ形式のプロセッサ³⁵⁾なども発表されている。

LSI 技術からみると、成熟技術である 1.2~2 μm CMOS 技術が中心で、1 μm の先端技術を使用した製品も増えてきている。現在のところもっとも数が多いのは 1.2 μm 製品である。集積規模では 1000 K 素子という汎用プロセッサ²²⁾は別格として、1.0 μm プロセスは 300 K~600 K 素子クラスになっている。なお、汎用プロセッサの規模は、V70 (1987 年) が 385 K, GMICRO/200 (1988 年) が 730 K, GMICRO/300 (1989 年) が 900 KTR 素子であるから、先端の専用プロセッサは規模的にも先端技術製品であることが分かる。数が多いのは 1.2~2.0 μm プロセスの 100 K~220 K 素子クラスである。集積規模の大きいプロセッサとしては、1000 K 素子に次ぐものとして 688 K 素子のファジィエンジン⁴⁰⁾、553 K 素子の LISP プロセッサ³²⁾、500 K 素子の FPP⁴⁾などがあるが、これらは大容量のオンチップメモリ (RAM, ROM) を含んでいる。専用 VLSI プロセッサはカスタム LSI であるが、その中でも ASSP (application specific standard product) と呼ばれる分野に属する製品である⁸⁶⁾。まだ大半の製品が最初から新しく設計されるフルカルタム手法で設計されているが、最近では設計期間の短縮を目的にして、ライブラリに保存してある基本回路（セルと呼ぶ）を使用して自動配置配線を行う、スタンダードセル方式のセミカスタム設計を採用している品種の数が増えてきている。1.2~2.0 μm の 100 K から 200 K 素子クラスの画像プロセッサ^{10),12),14),27)}、グラフィックスプロセッサ¹⁶⁾、音声認識³¹⁾や文字列検索³⁵⁾プロセッサなどの例がある。

3. 専用 VLSI プロセッサの方式と実例

表-1 に最近（4年以内）発表された専用 VLSI プロセッサの代表的なものについて示す。以下に用途と方式の特徴について簡単に紹介する。

3.1 演算用プロセッサ

演算用プロセッサの代表例として、従来からコプロセッサとして使用されてきた浮動小数点プロセッサ (FPP) がある。1988 年までの標準的な性能レベルは 32 ビット単精度、3 段パイプライン構造、クロック 33 MHz で 30 MFLOPS のものであった^{41),42)}。1989 年には倍精度などの長ビット化、クロック 40~50 MHz と高速化がすすみ^{1),2),43)}。さらに CISC なみの命令をもつ多機能化による独立複合プロセッサ化の傾向³⁾やプロセッサアレイの要素プロセッサ⁴⁾などもでてきた。FFT は高速化の要求から専用 LSI が注目され、規模的にも DSP に劣らないプロセッサが開発されている。4 系統の並列演算回路をもつ 1 チップ 1024 点 complex FFT プロセッサ⁵⁾や 2 チップ構成の多目的 FFT プロセッサ⁶⁾がある。また、16 段の演算回路をパイプライン動作させてビデオフレーム同期で 1 画面を変換する 2DFFT プロセッサ⁷⁾が発表されている。

3.2 DSP

DSP は第一世代から第 2 世代^{8),48)}へ発展してきた。すでに多くの解説があり^{77)~80)}、各社の第 2 世代製品一覧表などもあるので^{78),80)}、詳細は省略し参考のため 2 品種のみを表に示す^{8),9)}。No. 9 は音声処理や通信応用向けの 24 ビット浮動小数点 DSP で第 2 世代機種の高速版になる。データ RAM, 命令 ROM, キャッシュ用の共用 RAM を内蔵し、浮動小数点の乗算器と加算器は従属にも並列にも接続できる。3 段パイプライン構成でマシンサイクル 40 ns で動作する。その他のは文献に示す^{44)~47)}。また RAM と演算回路を集積したプログラマブル DSP⁴⁹⁾もある。画像分野の DSP^{78),80),81)}としては、初期には静止画用 DSP が開発され^{50),67)}、その後性能が改良された^{10),68)}。No. 10 は代表的な性能である¹⁰⁾。現在では次世代 TV, VTR 分野を狙った実時間動画像 DSP が開発されている。このプロセッサは高スループットが条件で、方式上の工夫が採られている。No. 11 は 1987 年に発表されたプロセッサ¹¹⁾で、内部処理を行うマイクロ命令と入出力を行うビコ命令の 2 レベルの命令階層、8 個のオペレーションの同時実行、16×16 ビット乗算

表-1 専用 VLSI プロセッサ (No. は参考文献番号に対応している)

No.	名 称 (発表機関)	用 途	語 長	構 成・方 式	オ ンチップ メモリ	ア バイス技術 チップサイズ	素 子 数 ビ ッ ド数	動作速度	消費電力	性 能
1	浮動小数点プロセッサ (DEC)	算術演算プロセッサ	32, 64 b (倍精度)	5段パイプライン 指數部, 偏數部: Adder, MPY, シフタ他	なし	1.5 μ m CMOS 11.1 \times 12.7 mm	不明 不明	パイプルーブ 20 ns 不 明	単精度加算スループット 20 ns 50 M FLOPS	
2	浮動小数点プロセッサ (GE)	コプロセッサ	30, 64 b / (浮動) 32 b (固定)	54 \times 54 MPY 8W \times 64 b Reg file		1.2 μ m CMOS 10 \times 11 mm	107 KTR (推定) 132 リードレス セミチップア セラミックア	クロック 40 MHz 不 明	倍精度 26.7 M FLOPS	
3	浮動小数点プロセッサ (日電)	コプロセッサ	32, 64, 80 b 浮動/ 32, 64 b 固定	32 \times 87 b Reg 74 b 指數部 ALU \times 2 74 b 偏數部 ALU \times 2 14 \times 64 b MPY/DIU	3K \times 43 b micro ROM 256 \times 74 b nano ROM	1.2 μ m CMOS 11.4 \times 14.9 mm	433 KTR 68 PGA	クロック 20 MHz 1.5 W	22 mathematical functions 24 vector/matrix operations 6.7 MFLOPS	
4	浮動小数点プロセッサ (NTT)	科学技術計算プロ セッサアレイ RISC用 要素プロセッサ	80 b 浮動/ 32 b 固定	CPU, 浮動小数点ユニット: 32 \times 80 b Reg file, 86 b ALU, 70 \times 36 b, MPY 固定小数点ユニット: 32 b ALU	2K \times 48 b mp ROM 1K \times 32 b mp ROM	1.2 μ m CMOS 13.9 \times 14.1 mm	500 KTR (ROM 140 Kb) 200 PGA	クロック 33.3 MHz 1W	500 MFLOPS/256 PE	
5	フーリエ変換プロセッサ (Plessey)	1チップ1 K点 フーリエ変換	16 b real 32 b complex number	4 parallel data path Radix 4 butterfly 16 \times 16 b MPY 3 add/sub	four 256 \times 16 b \times 2 データ RAM	1.4 μ m CMOS 13.16 \times 13.16 mm	不明 84 PGA	クロック 40 MHz 3 W	1024 点 FFT 96 ns	
6	フーリエ変換プロセッサ (Honeywell)	高速フーリエ変換	16 b complex number	DASP: radix 4 butterfly 16 \times 16 b MPY 16-18 b adder, 20 b ALU PAC: control, address generation	32 \times 20 b 命令 RAM	1.2 μ m CMOS 10.75 \times 11.5 mm 11.65 \times 11.75 mm	160 KTR 268 PGA 100 KTR 180 PGA	マシンサイク ル 80 ns 2 W 2 W	500 MOPS 5 台 cascade 1024 点 FFT 21 /ns	
7	フーリエ変換プロセッサ (MCNC)	ビデオフレームレ ートフーリエ変換	22 b complex number	16 pipelined stages, butterfly unit, four 11 \times 11 b MPY, 6 adder/subtractor, data communicator	32 K \times 22 b	1.25 μ m CMOS 9 \times 9 mm	152 KTR 144 PGA	クロック 不 明	256 \times 256 pixels transformation 33 ms	
8	デジタルシグナルプロセッサ (日立)	音声処理, 通信	32 b (浮動) 24 b (固定)	32 \times 32 b FMPP, 55 b FALU 8 working Reg master/slave mode 32 b micro instruction	512 \times 32 b 2 set RAM 1 K \times 32 b 2 K \times 32 b ROM	1.5 μ m CMOS 1.54 \times 8.4 mm	370 KTR 68 PGA	クロック 13 MHz 1.5 W	サイクル 150 ns 512 点 complex FFT 4.5 ms	
9	デジタルシグナルプロセッサ (三井)	音声処理, 通信	24 b (浮動)	FALU FMPP (16 \times 16 MPY, ACC \times 4, R shifter \times 2, L Shifter, Address Unit 32 b micro program 制御)	512 \times 24 b 64 \times 32 b RAM 4 K \times 32 b ROM	1 μ m CMOS 7.02 \times 6.64 mm	300 KTR 135 PGA	クロック 50 MHz 600 mW	マシンサイクル 40 ns	

10	イメージプロセッサ(東芝)	画像処理	32b 固定	Proc: 32b/16b mode 32×32b MPY, 32b ALU, 2×32b AU, 64b Shifter cont, microcode	64×16b 命令 RAM 16×96b 命令 RAM	1.2 μ m CMOS cell 方式 13.5×13.5mm	170 KTR 208 PGA	クロック 20 MHz 750 mW	1024 CFFT 1ms 3×3 Spatial filter 450 ns/pixel
11	アルゴリズムプロセッサ(日立)	画像処理	16b 固定	2 level instruction ALU: 16×16b MPY, 32b ALU, 16b ACC×8 Bit operation unit address cct pointer control cct	512×16b RAM 4組 1K×48b micro RAM 64×16b pico RAM	1.3 μ m CMOS 11.5×12.9mm	430 KTR 不明	サイクリック ム 50 ns 不明	transversal filter 50 ns/tap 3×3 Laplacian 600 ns/pixel
12	ビデオシグナルプロセッサ(三電)	画像信号コードチャ	24b 固定	5 stage pipeline multiple buses 3 address generation data path 24b ALU, Shifter Reg, 24×24b MPY	512×24b ×2 64×24b 512×48b RAM	1.0 μ m CMOS 13.80×15.49 mm	538 KTR 不明	マシンサイン ム 50 ns 1.4 W	transversal filter 50 ns/tap edge enhancement (128×128 pixel, 3×3 Laplacian) 7.4 ms
13	ビデオ/イメージプロセッサ(日電)	画像認識 実時間画像処理	16b 固定	PU: 7段パイプライン, 16b ALU, ACC, シフタ 16×16b MPY, max/min detector SCU, Address generator	128×16b RAM 2組 512×32b 命令 RAM	1.2 μ m CMOS 14.0×13.4mm	220 KTR 176 PGA	命令サイン ム 25 ns 1 W	edge detection (3×3 Laplacian) 14.8 ms 2 次元 256×256 DCT 26.3 ms
14	ビデオシグナルプロセッサ(SONY)	FIR フィルタ	data 12b coeff, 10b	programmable systolic array macro cell, blocks×4 4th order inner product 12×10b MPY	なし	1.4 μ m CMOS cell 7.5 μ m 12.36×11.8 mm	124 KTR 180 PGA	命令サイン ム Sampling 20 MHz 1.25W	1.02 GOPS 52 operations/ sampling
15	実時間イメージ プロセッサ(松下)	局所画像処理	I/O 8b internal 16b	local image reg, 25×8b arith. unit; 8b AU×2, 15×8b MPY, micro prog. unit	16×16b 32×8b 128×32b RAM 256×11b ROM	1.5 μ m Bipolar (fr 9 GHz) 7×7.1 mm	45 K devices 40 DIL	命令サイン ム 20 ns 2.5 W	edge detection (256×256 pixel, 3×3 Laplacian) 11.8 ms
16	グラフィックス システムプロセッサ (Silicart)	グラフィックス処 理 RGB 出力	8b	6.7 MIPS RISC processor drawing accelerator memory controller video controller	128×11b RAM 2K×19b ROM	1.8 μ m cell 方式	100 KTR 不明	不明 不明	RGB signal output 40 M pixels/sec
17	ビットマップ制御 プロセッサ(東芝)	ビットマップ表示 制御 (スクローリング, アカルチヴァ ンド処理)	24b	processor: 24b ALU cursor blk BITBLT blk	4 Kb RAM 128 Kb ROM	0.8 μ m Twintub CMOS 10.85×12.6 mm	368 KTR 144 FP	クロック 40 MHz 0.8W	320 Mb/sec bitBLT speed 2K×2K resolution
18	並列イメージ プロセッサ(VTT)	2D 画素処理, 2D データから の画素データ発生	64b	32×64b Reg. file 8×8 ALU 64b funnel shifter 8 個の 8×8 MPY	なし	2 μ m CMOS 11.7×10.7mm	200 KTR 149 PGA	不明 不明	114 MOPS 8 pixel 並列処理

No.	名 称 (発表機関)	用 途	語 長	構 成・方 式	オ ンチッ プ メモリ	ア バイ ス技 術 チップサ イズ	素 子数 ビ ッ 数	動作速 度	消費電 力	性 能
19	图形処理マッサ ンプロセッサ (NTT)	幾何图形変換	16b	CORDIC function gener- ator, 20 PE, PE: 16b adder, shifter, Reg. linear scaler Control unit	なし	1.2 μ m CMOS 14.5 \times 14.5 mm	105K gates 208 \times 280 PIP	クロック 50 MHz 4W	affine transformation 20 ns/pixel	
20	3次元グラフィクス HSP (東芝)	3D グラフィクス 陰面消去 シェーディング	32b	32b processor command: CPU divider, command FIFO, 2K \times 16b ROM 32b pixel processor: edge DDA, scan DDA \times 2	2K \times 16b ROM	1.2 μ m CMOS 11.3 \times 11.5 mm	103KTR 144QFP	クロック 20 MHz 750 mW	Gouraud shading 10M pixels/sec, Line drawing 1M lines/sec	
21	陰面処理プロセ ッサ HSSP (松下)	3D グラフィクス 陰面消去 シェーディング	16b	1次元システィックアレイ 256 pixel processor 1pp: 2個の16b buffer, Reg. 16b adder	なし	1.2 μ m CMOS 11.6 \times 11.5 mm	330KTR 144PGA	クロック 20 MHz 4W	50 ns/pixel	
22	マイクロプロセ ッサ (Intel)	汎用	32/64b, ex. data 64b bus 34/64b	RISC core, floating adder, Multiplier, 3D Graphics unit, MMU controller	4kB Instruction CACHE 8kB data CACHE	1.0m CMOS 10 \times 15mm	1000KTR 不明	クロック 50 MHz	21 MFLOPS (倍精度) Gouraud shading 21 M pixels/sec	
23	イメージ圧縮ブ ロセッサ (日立)	画像圧縮, 伸長	8b, data 16b	データフローハードウェア CPU: 8b ALU, 160 \times 8b データ, MH/MRアダプタ, MH コータ-, イメ ージュネレータ	256 \times 17b table RAM 3.5K \times 24b ROM	1.5 μ m CMOS 9.9 \times 9.5 mm	180KTR 640DIP/ 68 LCC	クロック 8 MHz 250 mW	A4 Compression speed 0.41 sec/page (MMR)	
24	フント図形ア クセラレータ (東芝)	フント発生	int. data 32b	Bezier block: Cubic bezier curve rasterization DDA block, Fill block	なし	1.2 μ m CMOS 11.32 \times 11.32 mm	137KTR 144FP	クロック 20 MHz 不明	4000 characters/sec (漢字) 200 ns/dot Bezier curve generation	
25	ビデオシグナル プロセッサ (2チップ) (Kodak)	CCD カラーイメ ージセッサ 出力処理 プロセッサ 画質改善 ボストン ロセッサ	10b	6 次 FIR フィルタ, H.1/ 4H Line delay (d, RAM) RGB 3チャネル並列處理 3 \times 3 color correction matrix, gamma correction ROM	RAM, ROM (容量不明)	2 μ m CMOS 11.5 \times 11.2 mm 10 \times 10mm	94KTR 84PGA	クロック 14.3 MHz 不明	768 active pixels	
26	イメージプロセ ッサ (松下)	HDTV レートフ ィルタ, 電動余弦 変換	I/O 21b, coefficient 16b	9層の PE の pipeline 化, data path & program PE: 13 \times 16b MPY 24b adder/ACC	16 \times 16b coeff, RAM	1.2 μ m CMOS 11.76 \times 11.4 mm	200KTR 上肩	クロック 33.3 MHz 不明	サンプлин グレート 33.3 MHz (600 MOPS)	
27	ビデオシグナル プロセッサ (Philips)	汎用, プログラム 可能	data 12b	TOWN (PE cluster): Arith. logic PE \times 3 memory PE (STORE) \times 5 communication PE \times 5 cross bar switch	512 \times 12b \times 2 データ RAM	1.6 μ m CMOS cell 方式 9.9 \times 12.3	201KTR 208PGA	クロック 27 MHz 不明	1400 MOPS	

28	イメージシグナ ルプロセッサ IMSA110 (Inmos)	1D/2D コンボリューション、 コリュートグラム 計算	8 b	21 stages MPY, ACC, array 1120×8b programmable shift Reg ×3	264×8b look up RAM 69 Kb ROM	1.2 μm CMOS 9.6×8.1 mm	375 KTR 不明	20 MHz 不明	420 MOPS
29	音声認識 プロセッサ (NTT)	音声認識	24 b	ring array architecture PE: 24b ALU 16×16b MPY	512×24b 512×32b 32×24b ×3 RAM	1.5 μm CMOS 12.8×14.2mm 31 Kb 134 pin	22 KTR +RAM 800 mW	マシンサイク ル 70 ns 86 MB/sec	22 MOPS 転送レート 86 MB/sec
30	音声認識プロセ ッサ(東芝)	音声認識	8 bit	analog processor: 7ch. SC filter, 10 bit ADC Digital processor: 16b ALU adder, barrel shifter M. Booth decoder	8 Kb SRAM (WARAM) 512 b SRAM (IDRAM) 64 Kb MRAM (DICROM)	2 μm CMOS 6.17×5.84 mm 6.82×6.50 mm 112 KTR (含メモリ)	analog digital 112 KTR (含メモリ)	不明 45 mw 不明 5 mw	0.1 sec at 13 words
31	ダイナミックブ ロードマネージャ (LIMSI-CNRS)	音声認識	16 bit	distance calculation unit Arith. unit. address unit	640×24b RAM	2.4 μm CMOS cell 方式 7.17×8.82 mm	127 KTR 84 PGA	クロック 20 MHz 不明	10 MIPS (命令サイクル 100 ns)
32	LISP プロセッサ (TI)	言語処理	32 b	ALU, barrel shifter, masker, 6 memory, 4 stage pipeline	A, 1K×32b M, 64×32b S, 1K×32b Dispatch 2.5K×18b	1.25 μm CMOS 10×10mm	563 KTR (RAM 114K, ROM 16 K) 224 PGA	クロック 30 ns 不明	マイクロ命令サイクル 30 ns
33	LISP プロセッサ (NTT)	言語処理	32 b	ALU, 1b shifter, Stack top, Stack pointer Reg ×3, memory Reg ×4 64b micro code	32×32b RAM (Reg file)	2 μm CMOS 15.0×15.0mm	80 KTR 208 PGA	クロック 16.67 MHz 3 Phase 不明	マイクロタイム 180 ns
34	ソーティングエ ンジン (NTT)	ソーティング	8 b. Record 16B	40 Element linear array Element: 1B Comparator, 2×1B Reg, 2×16B RAM, compare and transfer	80×16 b	3 μm CMOS 37×21 mm	500 KTR 40 DIP	2 W	800 μsec/80 records (16 b) I/O through put 3 MB/sec
35	文字列検索プロ セッサ(日電)	文字列検索	CAM 入力 16b	CAM (pair bit 方式) 512 logic cell F.S.A. priority encoder	528×16b CAM	1.6 μm CMOS cell 方式 8.62×12.76 mm	217 KTR 72 PGA	クロック 500 mW (10 MHz)	10 M char/sec 入力
36	遠隔プロセッサ SCAPE (Brunel U.)	图形認識、場景解 析	data 32 b	256 Asso, PE APE; 1W ass. memory, serial adder, 1b Reg ×2, bit serial add, data routing	Associative memory 256W × (32+5) b	2 μm CMOS 8.5×8.8 mm	145 KTR 68 pin	クロック 10 MHz 1 W	262 MOPS
37	ニューラルプロ セッサ(AT&T)	ニューラルネット	input 54 b	54 op Amp 54×54 resistive coupling matrix programmable		2.5 μm CMOS 6.7×6.7 mm	75 KTR 不明	不明 不明	1 processing cycle 25~50 μs

No.	名 称 (発表機関)	用 途	語 長	構 成・方 式	オ ンチップ メ モリ	デバイス技 術 チッパサイズ	素 子 数 ビ ッ ジ 数	動作速度 消 費 力	性 能
38	暗号プロセッサ (Calmos system Inc.)	公開鍵暗号処理	$n=583$ b	Arith. PE three 583b shift Reg two 256b Reg 認証コードジェネレータ	14 Kb micro prog. ROM	2 μ m CMOS cell方式 不明	95 KTR 40 pin	クロック 20 MHz (20 MHz) 330 mW	スルーブラット 500 Kb/sec
39	暗号プロセッサ (NCT)	mod N 指數演算	256b (cycle)	256b MPY addition, 16 block化 block, two 16b adder four 16b Reg. four 4x16b RAM	4 Kb RAM	2 μ m CMOS 10.48x8.4 mm	100 KTR 不明	クロック 100 ns 300 mW (10 MHz)	スルーブラット 512 Kb/sec
40	ファジエンジ (U.N.C.)	ファジコント ローラ	4 b	4 in/2 out/51 rules 2 in/1 out/102 rules		1 μ m CMOS 7.75x9.05 mm	688 KTR (RAM 4/76 KTR) 84 PGA	クロック 36 MHz 800 mW	580 K fuzzy logical inference/ sec

器、2次元アドレッシング機能などをもつ16ビット機種である。サイクルタイム50nsはこのクラスのDSPの性能の標準である。No. 12は2組のデュアルポートデータRAM(512語)、3個のアドレス発生器、 24×24 ビット乗算器、24ビットALUをもつ24ビットプロセッサ¹²⁾である。101個の命令をもち素子数も格段に多い(538K)大型機種で、5段パイプラインを使用し、マシンサイクル50nsで動作する。No. 13は命令サイクル25nsにした16ビットの高速プロセッサで¹³⁾、ALUと乗算器が7段のパイプラインを構成している。このプロセッサは1987年に開発された実時間動画像プロセッサ¹¹⁾の発展したものである。またTV信号やコンピュータビジョン用の高速フィルタやマトリクス演算を行うために、4段のシストリックアレイを構成し12ビットの信号を20MHzのサンプリングスピードで処理するプロセッサ¹⁴⁾が発表されている。1チップには4個のマクロセルがあり、各マクロセルは4次の内積計算を行うように、スイッチつきシフトレジスタ、乗算器、全加算器アレイ、パレルシフタ、リミッタなどから構成されている。1サンプリング当たり52個の演算が並列に実行できる。そのほかにパイポーラ素子を使用した命令サイクル20nsで動作するプロセッサ¹⁵⁾なども発表されている。

3.3 グラフィクスプロセッサ

2Dグラフィクス用プロセッサ¹⁶⁾は直線や曲線の描画、画素や領域の色変換、ビデオRAM制御、CRT制御機能などを基本機能としてもっているが、高速プロセッサ化がすんでいる。No. 16はRISCプロセッサと描画アクセラレータやメモリ制御回路を集積し、ビットマップビデオRAMを直接制御する機能、RGBアナログ信号を出力する機能などをもつプロセッサ¹⁶⁾である。No. 17はマルチウインド表示用途を対象にした高速图形表示、高速ウインドスクロール機能、CRT制御機能をもつプロセッサ¹⁷⁾である。ローカルメモリとの間を64ビットバスで接続し、8プレーンの同時転送をサポートしている。さらに64ビットデータ幅のレジスタファイルやバスをもち、8ビット幅のデータを8個並列動作させるプロセッサ¹⁸⁾が発表されている。8ビットALUが8個、8×8ビット乗算器も8個ある。8個のデータはSIMD方式により並列処理される。その他演算エレメント20段の1次元パイプラインアレイ構成をもち、50MHzの出力レートで各種の変換を行うプロセッサ¹⁹⁾なども

ある。3D グラフィクスプロセッサ^{83), 84)} は物体の形状や陰影を写実的に表現する各種処理を実行するプロセッサである。主な処理には物体モデルの構築、外形を多角形に分割する幾何学処理、光と視点の関係より物体の隠れた面を除去して陰影をつける隠面処理とシェーディングなどがある。No. 20 は物体を三角形の集合に分解し、頂点座標と色輝度情報より陰面除去と Gouraud シェーディング処理を行うもので²⁰⁾、32ビットコマンドプロセッサ、ピクセルプロセッサ、ウィンドおよびメモリ制御部から構成されている。外部に汎用画像 RAM を接続する。No. 21 も同じ機能をもつプロセッサであるが、構成に特徴があり、256 個の 16ビットピクセルプロセッサの1次元シリックアレイ構造をとっている²¹⁾。また汎用プロセッサに 3D グラフィクス機能を集積した最高級マイクロプロセッサが発表されている²²⁾。1M 素子の規模をもち、RISC 技術の 32 ビットコアプロセッサ、命令 4K バイト、データ 8K バイトのキャッシュ、3 段パイプライン浮動小数点加算回路と乗算回路、3D グラフィクスユニットなどを集積している。整数演算系、浮動小数点演算系に分けられ、並列動作するなど、浮動小数点演算能力が強化されている。画像分野ではこれらのはかに特定機能のプロセッサも各種開発されている。イメージデータの記憶や伝送のためのデータ圧縮/伸長プロセッサ²³⁾、フォント発生用プロセッサ²⁴⁾、画面内画面処理用のアナデジ混在プロセッサ⁵²⁾、DCT など変換処理プロセッサ^{53), 54)}、CCD カメラ用ビデオ信号プロセッサ²⁵⁾、TV 用信号変換 LSI^{55)~57)}などが発表されている。また頻度の多い信号処理に対応するため構成を可変した DSP がある。9 個の演算エレメントのデータバスを変更する小規模なもの²⁶⁾から、クロスバスイッチで接続変更する大規模なもの²⁷⁾、中間規模のもの²⁸⁾、DSP コア用プロセッサ⁶⁹⁾などがある。

3.4 通信関係プロセッサ

通信関係では音声認識用プロセッサ^{29)~31), 61), 62)} が多数開発されている。No. 29 は 24 ビット演算回路とデータ RAM をもつ要素プロセッサをリングアレイ構造に接続したプロセッサで²⁹⁾、1000 語集の実時間認識をする。データ転送と演算は並列化され、転送のオーバヘッドを減らすための重バッファ方式を使用している。その他入力音声の特徴抽出を行うアナログ部と類似度計算を行うディジタル部の 2 チップからなるプロセッサ³⁰⁾やダイナミックプログラミングの計算

用コプロセッサ³¹⁾なども発表されている。他の通信関係プロセッサとしてはプログラマブルあるいはアダプチブなディジタルフィルタプロセッサ^{58)~60)}、音声帯域 CODEC^{70)~72)}(集積規模は小さい)、HDTV 用 CODEC⁷³⁾、交換用プロセッサ⁷⁴⁾などがある。

3.5 記号処理用プロセッサ

DSP に比べるとその他の分野の VLSI プロセッサの本格的な開発はこれからの段階といえる。LISP プロセッサの開発は比較的古く⁶³⁾、従来の設計と互換性をもたせた VLSI が発表されている³²⁾。このプロセッサは 32 ビット ALU、パレルシフタ、マスカ、A メモリ (1 K 語)、M メモリ (64 語)、スタックメモリ (1 K 語)、デスペッチメモリなどを集積している。演算ソースは一方が A メモリ、他方は M メモリまたはスタックメモリである。4 段のパイプラインを構成している。このほかにも LISP プロセッサの発表があるが^{33), 64)}、集積規模や能力は小さい。また prolog プロセッサの発表もある⁶⁵⁾。No. 34 は 40 個の基本回路を従属に接続して、同期して比較・転送動作を行うソーティングプロセッサ³⁴⁾である。各基本回路は 1 バイトの比較回路と 2 個の 16 バイト RAM と 8 ビットレジスタをもち、入力と RAM の内容の比較を行い、小さいほうのレコードを次段に転送する。3 M バイト/秒の入出力速度でバイト直列に動作する。No. 35 は連想メモリを応用して文字列検索を行う特殊なプロセッサである³⁵⁾。ペアビット方式の 528 語の連想メモリ (CAM) をもち、入力文字列と連想メモリの内容を比較して、判別回路により有意の文字列を 10 M char/sec で判別する。連想処理プロセッサとして 256 語の連想メモリの各語にビット直列加算機能と 1 ビットレジスタをもたせたプロセッサが発表されている³⁶⁾。1 語は 32 ビットデータと 5 ビットタグからなり、行アクセスと列アクセスの機能をもち、外部マイクロ命令により演算を実行する。

3.6 その他のプロセッサ

ニューロコンピュータを実現するハードウェアについては多くの発表があるが⁶⁶⁾、VLSI レベルの専用プロセッサを実現している例は少ない。No. 37 は代表例でアナログ・ディジタル混在の 75 K 素子規模の LSI である。54 個の演算増幅器からなるプロセッサと 54×54 のプログラム可能接続マトリクスからなり、連想記憶を実現する³⁷⁾。

暗号プロセッサは 1986 年ごろより開発され始めたが、公開鍵方式の 1 チップ暗号プロセッサが発表され

た³⁸⁾。このLSIは593ビットの演算ユニットをもち、スループットが1桁程度改良されている。暗号処理の中で使用するmodulo n 指数演算を行う専用LSIの発表もある³⁹⁾。またファジイ制御用プロセッサ⁴⁰⁾やグラフストローブプロセッサ⁶⁶⁾なども発表されている。

4. む す び

専用VLSIプロセッサの現状を調査した。すべての製品が網羅されているわけではないが、現在の技術動向は理解できるであろう。VLSI技術の急速な進歩により、専用VLSIプロセッサも、種類、性能、規模において急速に発展している。特に大きな需要のあるDSP、画像DSP(VDSP)、グラフィクスプロセッサなどの開発が活発である。設計手法の点でもフルカスタム以外にスタンダードセル方式も広く使用される傾向がみえるので、今後は需要の比較的少ない分野でも開発が進むであろう。一方従来の汎用マイクロプロセッサに専用演算部(プロセッサ)を統合して集積したプロセッサも、マルチプロセッサの1チップ化の形として注目すべき方向である。今後3年ほどの間には1μm CMOSで数百K素子クラスの各種専用VLSIプロセッサが活発に開発されるであろう。

参 考 文 献

略号は次のとおり。

ISSCC: International Solid-State Circuits Conference
CICC: the Custom Integrated Circuits Conference
ICCD: International Conference on Computer Design: VLSI in Computers
表に関する文献

- た³⁸⁾。このLSIは593ビットの演算ユニットをもち、スループットが1桁程度改良されている。暗号処理の中で使用するmodulo n 指数演算を行う専用LSIの発表もある³⁹⁾。またファジイ制御用プロセッサ⁴⁰⁾やグラフストローブプロセッサ⁶⁶⁾なども発表されている。
- 1) Benschneider, B. J. et al.: A 50 MHz Uniformly Pipelined 64 b Floating-Point Arithmetic Processor, 1989 ISSCC Digest of Tech. Papers, pp. 50-51 (1989).
- 2) Molnar, K. et al.: A 40 MHz 64-Bit Floating Point Co-processor, 1989 ISSCC Digest of Tech. Papers, pp. 48-49 (1989).
- 3) Nakayama, T. et al.: An 80 b, 6.7 MFLOPS Floating Point Processor with Vector/Matrix Instructions, 1989 ISSCC Digest of Tech. Papers, pp. 52-53 (1989).
- 4) Fukazawa, T. et al.: R 256: A Research Parallel Processor for Scientific Computation, the 16th Int. Symp. on Compt. Arch., pp. 344-351 (1989).
- 5) O'Brien, J. et al.: A 200 MIPS Single Chip 1 K FFT Processor, 1989 ISSCC Digest of Tech. Papers, pp. 166-167 (1989).
- 6) Shen, S. et al.: A High Performance CMOS Chipset for FFT Processors, Proc. of 1988 ICCD, pp. 578-581 (1988).
- 7) Krakow, W. T. et al.: Design and Implementation of a Two-Dimensional Fast Fourier Transform Chip, Proc. of 1988 CICC, pp. 8.4. 1-4 (1988).
- 8) Kawakami, Y. et al.: A 32 b Floating Point CMOS Digital Signal Processor, 1986 ISSCC Digest of Tech. Papers, pp. 86-87 (1986).
- 9) Shimazu, Y. et al.: A 50 MHz 24 b Floating-point DSP, 1989 ISSCC Digest of Tech. Papers, pp. 44-45 (1989).
- 10) Kanuma, A. et al.: A 20 MHz 32 b Pipelined CMOS Image Processor, 1986 ISSCC Digest of Tech. Papers, pp. 102-103 (1986).
- 11) Kaneko, K. et al.: A 50 ns DSP with Parallel Processing Architecture, 1987 ISSCC Digest of Tech. Papers, pp. 158-159 (1987).
- 12) Nakagawa, S. et al.: A 50 ns Video Signal Processor, 1989 ISSCC Digest of Tech. Papers, pp. 168-169 (1989).
- 13) Kikuchi, K. et al.: A Single-Chip 16-bit 25 ns Realtime Video/Image Signal Processor, 1989 ISSCC Digest of Tech. Papers, pp. 170-171 (1989).
- 14) Yamazaki, T. et al.: A 1-GOPS CMOS Programmable Video Signal Processor, 1989 ISSCC Digest of Tech. Papers, pp. 164-165 (1989).
- 15) Mori, T. et al.: A Micro-Programmable Real-time Image Processor, 1986 ISSCC Digest of Tech. Papers, pp. 144-145 (1986).
- 16) Aono, K. et al.: Implementation of a Bipolar Real-time Image Signal Processor RISP-II, IEEE J. of Solid State Circuits, Vol. 22, No. 3, pp. 403-408 (1987).
- 17) Lamoureux, P. et al.: A Single Chip Graphic System, Proc. of 1987 CICC, pp. 295-298 (1987).
- 18) Tanaka, S. et al.: A 40 M Pixel/s Bit Boundary Block Transfer Graphics Processor, 1988 ISSCC Digest of Tech. Papers, pp. 160-161 (1988).
- 19) Sumi, M. et al.: Bit Map Control Processor (BMCP) Design, Proc. of 1988 CICC, pp. 8.6. 1-7 (1988).
- 20) Norsworthy, J. P. et al.: A Parallel Image Processor Chip, 1988 ISSCC Digest of Tech. Papers, pp. 158-159 (1988).
- 21) Yoshimura, H. et al.: A 50 MHz CMOS Geometrical Mapping Processor, 1988 ISSCC Digest of Tech. Papers, pp. 162-163 (1988).

- 20) Ohhashi, M. et al.: A 32 b 3-D Graphic Processor Chip with 10 M Pixels/s Gouraud Shading, 1988 ISSCC Digest of Tech. Papers, pp. 168-169 (1988).
- 21) Nishizawa, T. et al.: A Hidden Surface Processor for 3 Dimension Graphics, 1988 ISSCC Digest of Tech. Papers, pp. 166-167 (1988).
- 22) Kohn, L. et al.: A 1,000,000 Transistor Microprocessor, 1989 ISSCC Digest of Tech. Papers, pp. 54-55 (1989).
- 23) Kowashi, E. et al.: A Data Flow Image Compression Processor, 1989 Symp. on VLSI Circuits, pp. 119-120 (1989).
- 24) Kai, N. et al.: A High Speed Outline Font Rasterizing LSI, Proc. of 1989 CICC, pp. 24. 6. 1-4 (1989).
- 25) D'Luna, L.J. et al.: A Digital Video Signal Processor for Color Image Sensors, 1989 ISSCC Digest of Tech. Papers, pp. 158-159 (1989).
D'Luna, L.J. et al.: A Digital Video Signal Post-Processor for Color Image Sensors, Proc. of 1989 CICC, pp. 24. 2. 1-4 (1989).
- 26) Aono, K. et al.: A 30 ns (600 MOPS) Image Processor with a Reconfigurable Pipeline Architecture, Proc. of 1989 CICC, pp. 24. 4. 1-4 (1989).
- 27) Huizer, C. M. et al.: A Programmable 1400 MOPS Video Signal Processor, Proc. of 1989 CICC, pp. 24. 3. 1-4 (1989).
- 28) Barracough, S. R. et al.: The Design and Implementation of the IMS A 110 Image and Signal Processor, Proc. of 1989 CICC, pp. 24. 5. 1-4 (1989).
- 29) Takahashi, J. et al.: A Modularized Speech Recognition Processor LSI with a Highly Parallel Structure, 1989 Symp. on VLSI Circuits, pp. 115-116 (1989).
- 30) Yamaguchi, A. et al.: Signal Processors for Isolated Word Recognition, 1987 ISSCC Digest of Tech. Papers, pp. 164-165 (1987).
- 31) Quenot, G. M. et al.: A Dynamic Programming Processor for Speech Recognition, Proc. of 1988 CICC, pp. 10. 5. 1-4 (1988).
- 32) Bosshart, P. W. et al.: A 553 K-Transistor LISP Processor Chip, 1987 ISSCC Digest of Tech. Papers, pp. 202-203 (1987).
- 33) Watanabe, K. et al.: A 32 b LISP Processor, 1987 ISSCC Digest of Tech. Papers, pp. 200-201 (1987).
- 34) Tsuda, N. et al.: A Pipeline Sorting Chip, 1987 ISSCC Digest of Tech. Papers, pp. 270-271 (1987).
- 35) Yamada, H. et al.: A Character String Search Processor, 1987 ISSCC Digest of Tech. Papers, pp. 272-273 (1987).
- Yamada, H. et al.: A High-Speed String-Search Engine, IEEE J. of Solid State Circuits, Vol. 22, No. 5, pp. 829-834 (1987).
- 36) Jalowiecki, I. P. and Lea, R. M.: A 256-Element Associative Parallel Processor, 1987 ISSCC Digest of Tech. Papers, pp. 196-197 (1987).
- 37) Graf, H. P. et al.: VLSI Implementation of a Neural Network Model, Computer, Vol. 21, No. 3, pp. 41-49 (1988).
- 38) Rosati, T.: A High Speed Data Encryption Processor for Public Key Cryptography, Proc. of 1989 CICC, pp. 12. 3. 1-5 (1989).
- 39) Gallay, P. and Depret, E.: A Cryptography Processor, 1988 ISSCC Digest of Tech. Papers, pp. 148-149 (1988).
- 40) Dettloff, W. D. et al.: A VLSI Fuzzy Logic Inference Engine for Real-time Process Control, Proc. of 1989 CICC, pp. 1. 2. 4. 1-5 (1989).
その他の関連文献
- 41) Edamatsu, H. et al.: A 33 MFLOPS Floating Point Processor using Redundant Binary Representation, 1988 ISSCC Digest of Tech. Papers, pp. 152-153 (1988).
- 42) Lu, P. Y. et al.: A 30 MFLOP 32 b Floating Point Processor, 1988 ISSCC Digest of Tech. Papers, pp. 28-29 (1988).
- 43) Komori, S. et al.: A 40 MFLOPS 32-bit Floating-Point Processor, 1989 ISSCC Digest of Tech. Papers, pp. 46-47 (1989).
- 44) Nagai, K. et al.: A Signal Processor for Voiceband Applications, 1988 ISSCC Digest of Tech. Papers, pp. 60-61 (1988).
- 45) Caren, C. J. et al.: A 60 ns CMOS DSP with On-chip Instruction Cache, 1987 ISSCC Digest of Tech. Papers, pp. 156-157 (1987).
- 46) vanMeerbergen, J. L. et al.: An 8 MIPS CMOS Digital Signal Processor, 1986 ISSCC Digest of Tech. Papers, pp. 84-85 (1986).
- 47) Albon, R. D. et al.: A Mask Programmable DSP Array, Proc. of 1989 CICC, pp. 20. 1. 1-3 (1989).
- 48) Hays, W. P. et al.: A 32-bit VLSI Digital Signal Processor, IEEE J. of Solid State Circuits, Vol. 20, No. 5, pp. 998-1004 (1985).
- 49) Schlereth, F. et al.: A Programmable Signal Processor for Array Application, 1987 ISSCC Digest of Tech. Papers, pp. 160-161 (1987).
- 50) Fukushima, T. et al.: An Image Signal Processor, 1983 ISSCC Digest of Tech. Papers, pp. 258-259 (1983).
- 51) Yamashina, M. et al.: A Realtime Microprogrammable Video Signal LSI, 1987 ISSCC Digest of Tech. Papers, pp. 184-185 (1987).
Yamashina, M. et al.: A Microprogrammable

- Real-time Video Signal Processor (VSP) for Motion Compensation, IEEE J. of Solid State Circuits, Vol. 23, No. 4, pp. 907-915 (1988).
- 52) Okada, Y. et al.: A Mixed Analog/Digital Video Signal Processing LSI with On-chip AD and DA Converters, Proc. of 1989 CICC, pp. 24. 1. 1-4 (1989).
- 53) Denayer, T. et al.: A 50 MIPS Multiprocessor Chip for Image Processing, Proc. of 1988 CICC, pp. 8. 3. 1-4 (1988).
- 54) Eberhard, G. et al.: A Realtime Image Processing Chip Set, 1989 ISSCC Digest of Tech. Papers, pp. 162-163 (1989).
- 55) Yoshimoto, M. et al.: A Digital Processor for Decoding of Composite TV Signals using Adaptive Filtering, 1986 ISSCC Digest of Tech. Papers, pp. 152-153 (1986).
- 56) Nagatani, M. et al.: Digital Signal Processors for Encoding/Decoding Color TV Signals, 1986 ISSCC Digest of Tech. Papers, pp. 150-151 (1986).
- 57) Suzuki, S. et al.: A CMOS Chip Pair for Digital TV, IEEE J. of Solid State Circuits, Vol. 22, No. 5, pp. 835-840 (1987).
- 58) Stearns, C. C. et al.: A Reconfigurable 64-tap Transversal Filter, Proc. of 1988 CICC, pp. 8. 8. 1-4 (1988).
- Ruetz, P. A. and Ang, P. H.: The Architectures and Design of a 20-MHz Real-Time DSP Chip Set, Proc. of 1988 CICC, pp. 8. 5. 1-4 (1988).
- 59) Lin, J. et al.: A New Multi-algorithm Multi-channel Cascadable Digital Filter Processor, Proc. of 1988 CICC, pp. 10. 7. 1-5 (1988).
- 60) Abe, M. et al.: A High-Speed Digital Filter LSI for Video Signal Processing, IEEE J. of Solid State Circuits, Vol. 22, No. 3, pp. 396-402 (1987).
- 61) Ariyoshi, T. et al.: Speech Recognition Processors using Fuzzy Pattern Matching, Proc. of 1988 CICC, pp. 10. 6. 1-4 (1988).
- 62) Licciardi, L. et al.: RIPAC: A VLSI Processor for Speech Recognition, Proc. of 1989 CICC, pp. 20. 6. 1-4 (1989).
- 63) Cole, B. C.: A Pride of New CPUs Runs High-level Languages, Electronics, Vol. 58, No. 47, pp. 58-60 (1985).
- 64) Baker, C. et al.: The Symbolics Ivory Processor: A 40 Bit Tagged Architecture Lisp Microprocessor, Proc. of 1987 ICCD, pp. 512-515 (1987).
- 65) Pendleton, J. M. et al.: A 32 b Microprocessor for Smalltalk, 1986 ISSCC Digest of Tech. Papers, pp. 32-33 (1986).
- 66) Glinski, S. C. et al.: A Processor for Graph Search Algorithms, 1987 ISSCC Digest of Tech. Papers, pp. 162-163 (1987).
- 67) Nukiyama, T. et al.: A VLSI Image Pipeline Processor, 1984 ISSCC Digest of Tech. Papers pp. 208-209 (1984).
- Temma, T. et al.: Data Flow Processor Chip for Image Processing, IEEE Trans. ED Vol. ED-32, No. 9, pp. 1784-1791 (1985).
- 68) Kobayashi, Y. et al.: A BiCMOS Image Signal Processor with Line Memories, 1987 ISSCC Digest of Tech. Papers, pp. 182-183 (1987).
- 69) Baji, T. et al.: A 20 ns CMOS DSP Core for Video-Signal Processing, 1988 ISSCC Digest of Tech. Papers, pp. 156-157 (1988).
- 70) Satoh, M. et al.: A Single Chip Signal Processor for CCITT Standard ADPCM Codec, 1985 ISSCC Digest of Tech. Papers, pp. 192-193 (1985).
- 71) Schobinger, M. et al.: A Single-Chip Adaptive DPCM Intrafield Video CODEC, 1988 Symp. on VLSI Circuits, IX-1, pp. 103-104 (1988).
- 72) Song, M. S. and Narasimha, M. J.: A VLSI for 32 Kbps ADPCM Transcoding, Proc. of 1985 CICC, pp. 296-299 (1985).
- 73) Otto, T. et al.: A CODEC LSI for HDTV Signals, 1989 ISSCC Digest of Tech. Papers, pp. 160-161 (1989).
- 74) Morita, T. et al.: A 5.6 MIPS Call Handling Processor for Switching Systems, 1988 Symp. on VLSI Circuits, III-7, pp. 37-38 (1988).
- 解説文献**
- 75) Alder, B. J.: Special Purpose Computers, Academic Press (1988).
- 76) 電子情報通信ハンドブック第21編第6部門 専用計算機方式, pp. 1627-1641, オーム社 (1988).
- 77) 西谷: DSP の技術動向, テレビ誌, Vol. 41, No. 3, pp. 219-224 (1987).
- 78) 丸田, 西田: VLSI シグナルプロセッサの発展, 信学誌, Vol. 71, No. 3, pp. 278-286 (1988).
- 79) Allen, J.: Computer Architecture for Digital Signal Processing, Proc. IEEE, Vol. 73, No. 5, pp. 852-873 (1958).
- 80) 持田, 駕部: ディジタル信号処理プロセッサ, 信学誌, Vol. 72, No. 7, pp. 757-765 (1989).
- 81) 津田: ディジタル信号処理・DSP 技術, テレビ誌, Vol. 42, No. 11, pp. 1205-1211 (1988).
- 82) 吉田, 成瀬: コンピュータグラフィックス用プロセッサの動向, 情報処理, Vol. 29, No. 10, pp. 1109-1114 (1988).
- 83) 中前: 3次元コンピュータグラフィックス技法, 情報処理, Vol. 29, No. 10, pp. 1082-1089 (1988).
- 84) 西沢, 大橋: 3次元グラフィックス処理プロセッサ, 信学誌, Vol. 72, No. 7, pp. 766-773 (1989).
- 85) 小池, 棚原: 専用ハードウェアによるニューロ・コンピューティング, 情報処理, Vol. 29, No. 9, pp. 974-983 (1988).
- 86) 田丸: ASIC の技術動向, 電学論誌 C, Vol. 107-C, No. 12, pp. 1084-1087 (1987).

(平成元年11月28日受付)