

解説



B-ISDN 用 ATM 交換機の アーキテクチャ†

尾家 祐二†† 村田 正幸††† 宮原 秀夫†††

1. はじめに

多種多様な通信サービスを実現するための通信網として広帯域 ISDN (以後 B-ISDN と略す) に多くの関心が向けられている。B-ISDN は、たとえば端末とホスト計算機間の低速通信から広帯域を必要とする高画質画像伝送に至る幅広い要求に応える通信網として期待されている。B-ISDN において上記のような多種多様な情報を伝送する方式としては ATM (Asynchronous Transfer Mode) が有望視されている。ATM は光ファイバによる高速通信路と簡素化されハードウェア化された高速な情報交換によって特徴づけられる。通信路における高速な情報伝送速度に合わせて高速な交換方式の実現が重要な課題となり、VLSI 技術を用いたハードウェアによる多くの交換方式が提案されている。

本稿においては幾つかの ATM 交換機に着目し、そのアーキテクチャおよび性能について考察する。ATM 交換機の話に入る前に、2. においては ATM 方式の特徴について簡単に触れ、3. においては B-ISDN で想定されるトラヒックおよび要求される伝送品質について述べる。交換機はその交換機内部において閉塞 (ブロッキング: blocking) が生じる閉塞型と、それが生じない非閉塞型 (ノンブロッキング: nonblocking) の交換機に大別される。4.1 では、まず閉塞型交換機であるバンヤン網 (Banyan network) を取り上げ、その後幾つかの非閉塞型交換機について考察する。

2. B-ISDN と ATM 方式

低速な情報伝送から高速な情報伝送まで幅広い要求に応えるために柔軟性に富んだネットワークを構築する必要がある。そのために考案された通信方式が非同期通信モード (ATM) である。ATM は計算機ネットワークで用いられているパケット交換方式と類似しているが、次のような相違点がある。(1) 伝送速度の高速化に対応するため、通信プロトコルを簡素化している。たとえば、ネットワーク内の交換機間における再送制御、フロー制御を行わない。これが可能なのは、光ファイバの使用によって伝送誤りをきわめて小さくできるためである。(2) 一般に、パケット交換では可変長パケットを用いるが、ATM では処理の簡素化のために固定長ブロック (これをセル: cell と呼んでいる) を単位としている。セルはヘッダが 5 オクテット、情報フィールドが 48 オクテット、計 53 オクテットの長さで、通常のパケット長と比較して短い。

ATM を実現するためには高速な伝送技術、高速な交換技術および ATM に適した種々の通信プロトコルの開発が必要である。高速伝送はこれまでの光ファイバの技術によって可能である。一方、交換技術については、従来のパケット交換機のアーキテクチャでは数百 Mbps という高速な交換は困難と考えられ、新たな交換機 (ATM 交換機) の研究が盛んに行われている。それらの多くはハードウェア化による高速な交換を実現しようとしている。

3. ATM におけるトラヒックと要求される 伝送品質

ATM ではデータ、音声および画像を取り扱う。これら各メディアのトラヒックとそれらに要求される伝送品質は大きく異なる。各メディアに対し

† ATM Switch Architectures for Broadband ISDN by Yuji OIE (Dept. of Computer Science and Electronics, Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology), Masayuki MURATA and Hideo MIYAHARA (Dept. of Information and Computer Sciences, Faculty of Engineering Science, Osaka University).

†† 九州工業大学情報工学部電子情報工学科
††† 大阪大学基礎工学部情報工学科

て要求される伝送品質を表-1 に示す。

セルはネットワーク内の幾つかの交換機を経由して目的地へ到達する。各交換機内においては同一の出線へ向かうセルの間で出線獲得のための競合(これを出線競合と呼ぶ)が生じる場合がある。その際には、競合に敗れたセルはバッファにいったん蓄積される。したがって、バッファ内での待ち時間による伝送遅延が生じる。また、セルがバッファに到着したとき、バッファの容量いっぱいセルが蓄積されていると、その到着したセルは廃棄されてしまう。これら伝送遅延時間およびセル廃棄率がネットワークの伝送品質を表わす重要な性能指標である。

データの場合には、遅延に関する要求品質は比較的緩やかであるが、1ビットでも伝送誤りがあったてはならない。したがって、もしセルが廃棄されると必ず再送されなければならない、廃棄率特性に関する要求は厳しい。一方、音声は実時間情報であるため、遅延時間が大きい場合には(たとえば、100~200 ms 以上)、その音声パケットは無効になり廃棄されてしまう。ただし、音声情報は冗長性があるため、ある程度のパケットの廃棄(たとえば、1% 以下)は音声品質に大きな影響を与えない。動画も音声と同様実時間の情報であるため、伝送遅延時間に関する伝送品質に対する要求が厳しい。画像情報は大量の情報になるため、これをそのまま伝送路に送り出すのではなく、伝送路に過負荷を与えないために差分圧縮、符号圧縮などの帯域圧縮技術が利用される。この際、符号化によって(たとえば、差分圧縮を用いた場合)は廃棄による品質の劣化が大きいいため、廃棄率に対する要求も厳しくなってくる。

このように、B-ISDN においては、伝送要求品質の大きく異なった複数の情報を一つのネットワークで統合化させて伝送する技術(多重化技術)が必要になる。

従来、データのトラヒックは、ランダム到着であるポアソン到着(離散時間で考えるとベルヌー

イ到着)としてモデル化され解析が行われてきたが、B-ISDN では音声、画像情報も伝送されるためそれらのトラヒックのモデル化に関する研究が行われている。音声は有音部(talkspurt)においてのみセル化され無音部(silence)においてはセルが発生しない。このため図-1 に示すようなトラヒックが想定される。また、画像情報の場合にも画像端末からの情報は画像フレーム周期ごとに生じ(同様に)図-1 のようなトラヒックとなる。これらをモデル化する方法として、IPP (Interrupted Poisson Process) モデルが用いられる。モデル化の参考文献としては 2)、16)、19) などがある。

4. ATM 交換機のアーキテクチャとその性能

以下においては特にことわらないかぎり次のような仮定のもとで ATM 交換機の性能を考察する。通信路の時間軸はスロット化されており、情報はセルと呼ばれる固定長のブロックに分割されて送られる。交換機は N 本の入線および N 本の出線を有し(以後、このような交換機を $N \times N$ 交換機と記す)、各入線へのセルの到着はベルヌーイ過程(Bernoulli process)に従う。つまり、セルはスロット当り確率 p で到着し、確率 $1-p$ で到着しない。さらに、一様なトラヒック(uniform traffic)を仮定し、到着したセルは同一の確率 $1/N$ で N 本のうちの一つの出線に向かうものとする。

4.1 バンヤン網(Banyan network)

多段相互結合網(multistage interconnection network)はこれまで回線交換網における交換機およびマルチプロセッサシステムにおける相互結合網として研究が行われてきた。 $N \times N$ 多段相互結合網は小規模(たとえば $k \times k$)なスイッチを単位スイッチとし、それらを多段(たとえば m 段)に結合することによって構成されている。 N 、 k および m の関係は $N = k^m$ となる。図-2 は $k=2$ の単位スイッチを3段に接続した 8×8 バンヤン網を表わしている(単位スイッチの結合方法、制御方法の違いによっておのおの異なる名称が付けられているが、本稿においてはこのような多段

表-1 各メディアに対する伝送要求品質(文献19より)

メディア	伝送遅延	廃棄率
データ(ファイル転送)	数秒以下	$10^{-9} \sim 10^{-11}$ 以下
画像(差分圧縮)	数 10ms 以下	$10^{-9} \sim 10^{-11}$ 以下
画像(符号圧縮)	数 10ms 以下	10^{-9} 以下
音 声	数 10ms 以下	10^{-1} 以下




図-1 音声、画像のトラヒックモデル

相互結合網をすべてバンヤン網と呼ぶことにする。多段相互結合網の参考文献としてはたとえば(28)などがある。図-2を例にとると入線に到着したセルが目指す出線のアドレス(セルのヘッダにある情報)をもとに各单位スイッチでは該当するアドレスビットが0の場合には上に、1の場合には下にスイッチする。これを各段で行うことによって目的とする出線に到達することができる。多段相互結合網がもつこのような自己ルーティング(self-routing)機能は高速交換を行う必要がある B-ISDN において有利な機能である。また、このほかに同一の構成部品(単位スイッチ)を多段に接続するという規則性は VLSI 向きであると考えられる。

バンヤン網は上記のような利点を備えているが、一方では以下のような欠点をもっている。図-3においては二つのセルが互いに異なった出線へ向かっているが、2段目の単位スイッチにおいて同一のリンク(internal link) (上側:0)を目指そうとしている。つまり、交換機の(最終段の)出線においては競合が生じない場合であっても交換機内部における内部リンクの使用をめぐって競合が生じ、一つのセルは通過できるが他方(競合に敗れたセル)は閉塞される場合が生じてしまう。このような内部閉塞が生じる交換機は閉塞型交換機と呼ばれ、そうでない交換機は非閉塞型交換機と呼ばれる。内部閉塞はセルのスイッチングの成功率を低下させ最大スループット特性の劣化につながる。

そのため内部閉塞を少なくするために任意の一对の入線と出線の間を経路を複数にしたり^{11),26)}、単位スイッチの各入力リンクにバッファを設け競合に敗れたセルを蓄積する方法などが考えられている^{5),13)}。

内部バッファをもつバンヤンスイッチは、文献5), 13), 17)において解析されている。まず、13)においては単位スイッチの各入力リンクに最




図-2 8x8 バンヤン網




図-3 バンヤン網における内部閉塞

大一つのセルを蓄積できるバッファを備え、入線には十分多くのセルを蓄積できる IBC (Input Buffer Control) を備えた場合の最大スループットを解析的に求めている。それによると交換機の規模 (N) が大きい場合には最大スループットはおよそ 0.45 である。5), 17) では複数のセルを蓄積できるバッファ (FIFO バッファ) を交換機内部に備えた場合の解析を行っている。さらに、5) では内部バッファの処理規律として FIFO (First-In First-Out) とは異なった規律 (バイパス規律: Bypass queueing discipline*) を提案し、シミュレーションによって最大スループットが改善されることを明らかにしている。各バッファが最大 2 個のセルを蓄積でき、バイパス規律に従うも

*バイパス規律については 4.3 において詳述する。

のすると N が大きい場合に最大スループット 0.63 が得られている。これまで $k=2$ についてその特性を述べたが大きな単位スイッチを用いる (k を大きくする) と最大スループットが大きくなる。バイパス規律を用いる場合、 k を 2 から 4 に増加させると最大スループットは 0.63 から 0.75 に改善される⁵⁾。

4.2 FIFO 入力バッファ付バッチャ・バンヤン網 (Batcher banyan network)

前章で述べたようにバンヤン網は高速交換機としての幾つかの利点を備えている。しかし、その一方で網内で生じる内部閉塞の問題については、改善の必要性があることはすでに指摘したとおりである。この章ではバンヤン網の内部閉塞を完全に除去するようなスイッチアーキテクチャに着目する。

入線に到着したセルをそれらが目指す出線のアドレスにしたがって小さい順に並べ換えるようなソーティング網をバンヤン網の前段に付加し、それとバンヤン網とをシャッフル接続 (Schuffle exchange) するとバンヤン網においては内部閉塞が生じない (シャッフル接続については文献 28) p. 89 を参照。本性質については文献 20) を参照。図-4 はバッチャ網の前にソーティング網を付加した場合のバンヤン網内におけるセルの経路を示している。図-3 と同じセルが到着しているが図-3 の場合とは異なりここでは内部閉塞が生じていない。

交換機内部では閉塞は生じないが出線の競合 (output contention) は生じるため競合に敗れたセ

ルを蓄積するためのバッファが各入線に必要な。バッファに待機したセルは次のスロットで再び競合に参加する。文献 12) ではソーティング網としてバッチャ網 (Batcher network)⁴⁾ を用いたバッチャ・バンヤン網 (Batcher banyan network) に着目し、交換機へのセル転送のアルゴリズム (3 phase algorithm) を提案している。

各入線に FIFO バッファを備えた非閉塞型 ATM スwitchの性能は文献 12), 14) で解析が行われている。Switchの規模 (N) が大きくなるほど最大スループットが劣化し、その規模がある程度大きくなると最大スループットはほぼ 0.586 になる (表-2 参照¹⁴⁾)。ここでは出線競合の際には一つのセルがランダムに選択 (random selection) されるものと仮定している。出線競合の際の勝者選択の規律としてはランダム選択のほかに入力バッファに待っているセルが最も多い入線を優先する方法 (longest queue selection) について考察が行われているが顕著な改善はみられない¹⁴⁾。またこのほかに、セルに 2 レベルの優先順

表-2 FIFO 入力バッファ付非閉塞交換機の最大スループット (文献 15 より)

N	最大スループット
2	0.7500
3	0.6825
4	0.6553
5	0.6399
6	0.6302
7	0.6234
8	0.6184
∞	0.5858




図-4 ソーティング網を付加したバンヤン網

位（音声などの実時間情報とデータなど）が付けられ、出線競合の際にはその優先順位に従ってセルが選択される場合の考察が行われている⁹⁾。これは最大スループットの改善が目的ではないが、最大スループット特性について述べると高いレベルのセルの到着率が0.447のときこの交換機の最大スループットは0.6063になる。

非閉塞型交換機で FIFO 入力バッファを使用した場合、内部閉塞が生じないにもかかわらずその最大スループットが0.586程度であるのは、次のような現象のためである。出線競合に敗れたセルはバッファで待機し次のスロットで再び競合に参加するが、このことによってそのセルの後ろで待っているセルは、たとえ空きの出線へ向かうセルであってもすべて待たされてしまう（これを HOL ブロッキング (Head of Line blocking) と呼ぶ)。このことによって出線が十分に利用されず最大スループットが高々0.586に限られてしまう。

4.3 非 FIFO 入力バッファ付ノンブロッキング交換機

前章において HOL ブロッキングによって交換機の性能が制限されてしまうことを述べたが、ここでは HOL ブロッキングを減少させるようなサービス規律について述べる。HOL ブロッキングによる影響を少なくするために、入力バッファ内のセルのサービス規律として FIFO 以外の規律が提案されている。input window policy¹⁰⁾ や根回し網⁹⁾がそれである。文献 12) においても同様の規律の実現方法が述べられている。さらに、このような方式は閉塞型交換機であるバンヤン網においても提案されており、すでに 4.1 で述べたバイパス規律がそれにあたる⁵⁾。

これらの方式においては、もしバッファの先頭のセルが競合に敗れると同じスロット内でその後方のセルが競合に参加することを許可する方式で、セルが競合に負け続けると先頭から順に w 個のセルが競合に参加する。その性能はパラメータ w に依存しており、 w を大きくすると最大スループットは1.0に近づき、FIFO の場合より最大スループットはかなり向上されている。たとえば $w=8$ のとき0.88の最大スループットを得ており、 $w=15$ のときには0.9以上の最大

スループットを得ることができる(表-3 参照)。沖電気は根回し網付交換機を提案しそれを開発している。そこでは、セルは非閉塞交換機へ入る前に根回し網で上記のような処理を受け、競合に勝ったセルだけが非閉塞交換機へ入ることができる。

4.4 共有バッファ型交換機

(1) Starlite

入力バッファにおける HOL ブロッキングをなくするために AT&T ベル研究所では図-5 で示すような交換機を提案し、これを Starlite と呼んでいる¹¹⁾。Starlite スイッチはソーティング網としてバッチャ網 (Batcher network)⁴⁾ を用いたバッチャ・バンヤン網 (Batcher banyan network) を使用しており、入力側にバッファはなく、セルは入線に到着するとただちに交換機に転送される。したがって入線においてブロックされることはまったくない。セルはまず出線のアドレスに従ってソーティングされる。その後 Trap において出線の競合を避けるために各出線に対し高々一つのセルだけが選択されバンヤン網 (文献 11) ではこれを expander と呼んでいる) へ転送される。残りのセルはソーティング網の入力線に戻され、新たに到着したセルと再び出線競合を行う。したがって、出線競合に敗れ入力側に戻されたセルを蓄積するために共有バッファ (shared buffer) が設けられており、それらはソーティング網と接続されてい

表-3 Input window policy の最大スループット特性 (文献 11 より)

N	Window size, w							
	1	2	3	4	5	6	7	8
2	0.75	0.84	0.89	0.92	0.93	0.94	0.95	0.96
4	0.66	0.76	0.81	0.85	0.87	0.89	0.91	0.92
32	0.59	0.70	0.76	0.80	0.83	0.85	0.87	0.88
128	0.59	0.70	0.76	0.80	0.83	0.85	0.86	0.88




図-5 共有バッファ付交換機 Starlite

る。共有バッファの容量を M とすると、交換機内部の大きさは $(N+M) \times (N+M)$ に増大する。共有バッファサイズを大きくすると最大スループットは 1 に近づく。

上記のような利点があるが、新たに到着してくるセルのため

の入線の数 N と比較して再送のための入力線の数 M を大きくしなければ十分小さな廃棄率に抑えることができず、そのため交換機の規模が大きくなるのが欠点であると言えよう。また、ある入線に到着し同一の出線に向かう一連のセルに着目すると、先に到着したセルが競合に負け、後から到着したセルが先に交換機から出るようなことが起きる。つまり、出線における到着順序が入線の到着順序と異なる場合が生じ、出線においてセルの順序制御が必要になる。文献 12) ではこのことを指摘し、先に述べた 3 phase algorithm を提案している。

(2) Sunshine

Bellcore では Starlite を改善し、バンヤン網を並列に k 個接続した Sunshine を提案している (図-6)⁹⁾。このことにより同一の出線に向かうセルを最大 k 個までバンヤン網に転送でき、ソーティング網に戻されるセルの数を少なくすることができる。したがって必要なバッファ数 (M) も小さくなり交換機の規模もあまり大きくすることなく十分小さな廃棄率に抑えることができる。

(3) Prelude

これまで述べた共有バッファ方式とはまっ




図-6 共有バッファ付交換機 Sunshine

たく異なるアーキテクチャであるがフランスの CNET は図-7 に示すような交換機 Prelude を早い時期に開発した^{7),27)}。これは回線交換で用いられている時間スイッチ (T スイッチ) を変形した構成である (図-7 参照)。Prelude は以下で述べるように並列化によって高速交換を実現している。まず 1 段目 (図-7 の 1) において 1 ビットずつ直列に入って来るセルを 1 オクテットごとに (8 ビットを一つの単位として) フレーム化し並列に変換する (framing, parallelization)。次に各線のフレームは位相がばらばらであるためこれらを 1 オクテットずつずらすように位相を合わせる (clock adaptation, phase alignment: 図-7 の 2)。次段 (図-7 の 3) においてセルはヘッダおよび情報はオクテット単位に分割されて、ヘッダは 1 番目 (図では最上段) の出力線へ出力され制御部 (control) へ送られ、情報はオクテットごとに別々の出力線へ出力されバッファへ書き込まれる (super-multiplexing)。ヘッダは制御部で次段で用いるための形に変換されてバッファの最上段に書き込まれる。その後バッファから読み出され各リンクから入って来る情報が次段 (図-7 の 4) でセルに組み立て直され (demultiplexing), 希望する出




図-7 共有バッファ付交換機 Prelude

カリックに出力される。最終段ではこれまで並列化されていた情報を直列に変換して(serialization) 交換機の出線に出力する。

共有バッファにおける廃棄率特性の解析は文献 8), 18) において行われ、高負荷で N が大きい場合であっても 1 出線当りのバッファサイズ B (Starlite, Sunshine では $B=M/N$) が 5 程度であれば十分小さな廃棄率に抑えることができることを明らかにしている。これは、後に述べる出力バッファ型の交換機と比較するときわめて少ない

バッファサイズである。このため日立も T スイッチを变形した共有バッファ型 ATM 交換機を開発し¹⁸⁾、他の幾つかの企業においてもこの種の ATM 交換機について検討を進めている。

4.5 出力バッファ型交換機

AT&T ベル研究所では図-8 に示すような Knockout スイッチと呼ばれる交換機を提案した²⁹⁾。Knockout スイッチはクロスバ・スイッチ (crossbar switch) を变形したものとみなすことができる。クロスバ・スイッチは N 本の入線と N 本の出線が N^2 個の接点を介して完全に接続されている。Knockout スイッチは各入線が N 本の出線と接続され、接点は N である。つまり、出線はバス・インタフェースを介して入力バスと接続されている (図-8 参照)。バス・インタフェースはその出線を目指すセルのみを取り込むフィルタ (cell filters), 最大 N 個のセルから L 個を選択する部分 (N to L concentrator) および共有バッファ (shared buffer) からなる (図-9 参照)。concentrator では最大 N 個のセルが L 個になるまで勝ち抜き戦が行われる。Knockout スイッチの名前は concentrator のこのような機能に由来する。

あるスロットにおいて同一の出線へ向かうセルが L 個以内であればセル廃棄は生じないが、 $L+1$ 個以上であれば concentrator において L 個を超えるセルは廃棄されてしまう。しかし、その廃棄率は交換機の規模が大きく高負荷の場合 (入力率 ρ が 0.9) であっても $L=8$ 程度あれば 10^{-6} 程度に抑えられる²⁹⁾。また、同様の廃棄率を満足させるために必要なバッファサイズは出線当り 55 である¹⁴⁾。Knockout スイッチでは入力バッファはなく HOL ブロッキングは生じない。このように出線にセルを蓄積する交換機は出力バッファ




図-8 Knockout スイッチ




図-9 Knockout スイッチのバス・インタフェース

型交換機と呼ばれる。

日本電気²⁵⁾および富士通¹⁵⁾が出力バッファ型の ATM 交換機を開発している。富士通の交換機は図-8 のような構成をとっている (バス・インタフェースの構造は異なる。詳しくは文献 15) を参照)。日本電気が開発した ATOM スイッチ (ATM Output-buffer Modular switch) では、各入線に到着したセルが並列化され時分割多重方式で高速のデータバスに転送される。各出線にはアドレス・フィルタがありおのおのの出線宛のセルを読み込み FIFO バッファに書き込む。各出線は最大 N 個のセルを受け取ることができスイッチングにおけるセル廃棄は生じない。出線における FIFO バッファの特性は上記と同様である。

Knockout スイッチでは $L < N$ の場合には出線競合に敗れるセルが生じ、そのようなセルはただちに廃棄される。入線側にバッファを設けてそのようなセルを蓄積し、次のスロットで再び出線競

表-4 入力バッファを有する交換機の最大スループット特性 ($N=\infty$)¹⁾

L	最大スループット
1	0.5858
2	0.8845
3	0.9755
4	0.9956
5	0.9993
6	0.9999
∞	1.0000

合に参加できるようにする場合について、文献 21), 22) では最大スループット特性 (表-4 参照) および有限な入力バッファにおけるセル廃棄率を解析している。それによると各入線に数個のセルを蓄えるバッファがあれば L は 8 から 3 にしても同程度のセル廃棄率特性を得ることができる。

5. ま と め

本稿においては幾つかの代表的な ATM 交換機のアーキテクチャおよびその性能について述べた。交換機の基本的な機能は入線に到着したセルを適切な出線に交換することである。まず、異なった出線へ向かうセルの間でも内部リンクの競合が生じる閉塞型交換機のアーキテクチャならびに性能改善の方法を紹介した。非閉塞型交換機の場合であっても、複数のセルが同一の出線へ向かう場合には出線における競合が生じ、出線競合の解消およびセルのバッファリングなどを行う必要が生じる。交換機の性能に影響を与える要素として次のものをあげることができる。1) 1 スロット当りある一つの出線に交換可能なセルの最大値 (これを交換容量 L と呼ぶ)、2) 出線競合の際の勝者選択の方法、3) 競合の敗者のバッファリングおよびバッファ内のセルのサービス規律。まず、 $L=1$ の場合を考えると、4.2 において述べたように 2) の影響はあまり大きくない。3) については FIFO の場合に生じる HOL ブロッキングを減少させる (もしくは完全になくす) ような方式が効果的であった。4.3 の非 FIFO 入力バッファ付交換機、4.4 で取り上げた共有バッファ型交換機はいずれも FIFO 入力バッファ付交換機よりも高い最大スループットを実現できた。次に 1) の影響を調べると、4.5 で述べたように L を大きくすることによって性能を著しく改善することができた。

非 FIFO 入力バッファ付交換機、共有バッファ

型交換機、出力バッファ型交換機などの非閉塞型交換機はいずれも約 90% から 100% に近い高スループットを実現することができる。また、FIFO 入力バッファ付交換機やバンヤン網に代表される閉塞型交換機についても本稿で述べた幾つかの改善策のほかに交換機の並列使用や交換速度の高速化などによって交換容量 L を大きくすることができ、高スループットを得ることが可能である^{23), 24)}。

これまでに幾つかの ATM 交換機については試作も行われているが、現在の VLSI 技術の制限などによって公衆網で用いられるような数千本の入出力線を収容する大容量交換機を一つの VLSI チップで実現することは不可能である。そのため、大容量 ATM 交換機を作るためには小容量の交換機を単位スイッチとして、それらを多段に接続する方法が有望視されている。高スループットを実現する小容量の交換機を単位スイッチとして、それらの良好な特性を損なうことなしに大容量 ATM 交換機をどのように構築するかが ATM 交換機に関する今後の課題である。

参 考 文 献

- 1) Anido, G. J. and Seeto, A. W.: Multipath Interconnection: A Technique for Reducing Congestion within Fast Packet Switching Fabrics, *IEEE J. Selected Areas Commun.*, Vol. 6, pp. 1480-1488 (Dec. 1988).
- 2) 新井英哲, 川原崎雅敏, 能上慎也: ATM 網における呼受付制御方式の解析, 電子情報通信学会論文誌, Vol. J72-B-I, pp. 1000-1007 (Nov. 1989).
- 3) Arakawa, N., Noiri, A. and Inoue, H.: ATM Switch for Multi-media Switching System, *Proc. ISS '90*, paper A 7.2 (1990).
- 4) Batcher, K.E.: Sorting Networks and Their Application, *Proc. Spring Joint Comput. Conf.*, AFIPS, pp. 307-314 (1968).
- 5) Bubenik, R.G. and Turner, J.S.: Performance of a Broadcast Packet Switch, *IEEE Trans. Commun.*, Vol. 37, pp. 60-69 (Jan. 1989).
- 6) Chen, J.S.-C. and Guerin, R.: Input Queueing of an Internally Non-blocking Packet Switch with Two Priority Classes, *Proc. Infocom '89*, pp. 529-537 (Apr. 1989).
- 7) Devault, M., Cochenec, J.Y. and Serval, M.: The "Prelude" ATD Experiment: Assessments and Future Prospects, *IEEE J. Select. Areas Commun.*, Vol. SAC-6, pp. 1528-1537 (Dec. 1988).
- 8) Eckberg, A.E. and Hou, T.-C.: Effects of Output Buffer Sharing on Buffer Requirements in an ATDM Packet Switch, *Proc. Infocom '88*, pp.

- 5 A. 4. 1-5 A. 4. 8 (1988).
- 9) Giacomelli, J.N., Sincoski, W.D. and Littlewood, M.: Sunshine: A High Performance Selfroutng Broadband Packet Switch Architecture, *Proc. ISS '90*, Poster session 21 (1990).
- 10) Hluchyj, M. G. and Karol, M. J.: Queueing in High-performance Packet Switching, *IEEE J. Select. Areas Commun.*, Vol. SAC-6, pp. 1587-1597 (Dec. 1988).
- 11) Huang, A. and Knauer, S.: Starlite: A Wideband Digital Switch, *Proc. GLOBECOM '84*, pp. 5.3.1-5.3.5 (Nov. 1984).
- 12) Hui, J. Y. and Arthurs, E.: A Broadband Packet Switch for Integrated Transport, *IEEE J. Select. Areas Commun.*, Vol. SAC-5, pp. 1264-1273 (Oct. 1987).
- 13) Jenq, Y.-C.: Performance Analysis of a Packet Switch Based on a Single-buffered Banyan Network, *IEEE J. Select. Areas Commun.*, Vol. SAC-1, pp. 1014-1021 (Dec. 1983).
- 14) Karol, M. J., Hluchyj, M. G. and Morgan, S. P.: Input versus Output Queueing on a Space-division Packet Switch, *IEEE Trans. Commun.*, Vol. COM-35, pp. 1347-1356 (Dec. 1987).
- 15) Kato, Y., Shimoe, T. and Murakami, K.: A Development of a High Speed ATM Switching LSIC, *Proc. ICC '90*, pp. 310.3.1-310.3.5 (Apr. 1990).
- 16) Kawashima, K. and Sato, H.: Teletraffic Issues in ATM Networks, *Computer Networks and ISDN Systems*, Vol. 20, pp. 369-375 (1990).
- 17) Kim, H. S. and Leon-Garcia, A.: Performance of Buffered Banyan Networks under Nonuniform Traffic Patterns, *Proc. Infocom '88*, pp. 4A.4.1-4 A. 4. 10 (Mar. 1988).
- 18) Kuwahara, H. et al.: A Shared Buffer Memory Switch for an ATM Exchange, *Proc. ICC '89*, pp. 4.4.1-4.4.5 (1989).
- 19) 村田正幸, 尾家祐二, 宮原秀夫: トラヒック理論からみた ATM 網におけるトラヒック制御の動向, 電子情報通信学会論文誌, Vol. J72-B-1, pp. 979-990 (Nov. 1989).
- 20) Narasimha, M. J.: The Batcher-banyan Selfroutng Network: Universality and Simplification, *IEEE Trans. Commun.*, Vol. 36, pp. 1175-1178 (Oct. 1988).
- 21) Oie, Y., Murata, M., Kubota, K. and Miyahara, H.: Effect of Speedup in Nonblocking Packet Switch, *Proc. ICC '89*, pp. 13.4.1-13.4.5 (June 1989).
- 22) Oie, Y., Murata, M., Kubota, K. and Miyahara, H.: Performance Analysis of Nonblocking Packet Switch with Input/output Buffers, to appear in *IEEE Trans. Commun.*
- 23) Oie, Y., Suda, T., Murata, M. and Miyahara, H.: Survey of the Performance of Nonblocking Switches with FIFO Input Buffers, *Proc. of ICC '90*, pp. 316.1.1-316.1.5 (Apr. 1990).
- 24) Oie, Y., Suda, T., Murata, M., Kolson, D. and Miyahara, H.: Survey of Switching Techniques in High-speed Networks and Their Performance, *Proc. of Infocom '90*, pp. 1242-1251 (June 1990).

- 25) Suzuki, H., Nagano, H., Suzuki, T., Takeuchi, T. and Iwasaki, S.: Output-buffer Switch Architecture for Asynchronous Transfer Mode, *Proc. ICC '89*, pp. 4.1.1-4.1.5 (June 1989).
- 26) Szymanski, T. and Shaikh, S.: Markov Chain Analysis of Packet-switched Banyans with Arbitrary Switches, Queue Sizes, Link Multiplicities and Speedups, *Proc. Infocom '89*, pp. 960-971 (Apr. 1980).
- 27) Thomas, A., Coudreuse, J. P. and Servel, M.: Asynchronous Time-division Switching, *Proc. ISS '84*, paper 32C2 (May 1984).
- 28) 富田真治: 並列計算機構論, 昭晃堂 (1986).
- 29) Yeh, Y.-S., Hluchyj, M. G. and Acampora, A. S.: The Knockout Switch: A Simple, Modular Architecture for High-performance Packet Switching, *IEEE J. Select. Areas Commun.*, Vol. SAC-5, pp. 1274-1283 (Oct. 1987).
- (平成3年7月10日受付)



尾家 祐二 (正会員)

1954年生, 1978年京都大学工学部数理工学科卒業. 1980年同大学院工学研究科修士課程修了. 同年日本電装(株)入社. 1983年佐世保高専電気工学科助手, 1987年同助教, 1990年九州工業大学情報工学部電子情報工学科助教授. 工学博士. 多重アクセス通信方式, 高速通信網の性能評価に関する研究に従事. 電子情報通信学会, IEEE 各会員.



村田 正幸

1959年生. 1982年大阪大学基礎工学部情報工学科卒業. 1984年同大学院基礎工学研究科博士前期課程修了. 同年日本アイ・ビー・エム(株)入社. 1987年9月大阪大学大型計算機センター助手, 1989年2月同大学基礎工学部情報工学科助手, 現在, 講師. 工学博士. この間, 待ち行列理論, 計算機システム/通信システムのモデル化およびその性能評価に関する研究に従事. 電子情報通信学会, IEEE, ACM 各会員.



宮原 秀夫 (正会員)

1967年大阪大学工学部通信工学科卒業. 1972年同大学院工学研究科博士後期課程修了. 1973年京都大学工学部数理工学科助手. 1979年大阪大学基礎工学部情報工学科助教授. 1986年同大学大型計算機センター教授. 1989年大阪大学基礎工学部情報工学科教授. 工学博士. 1982~1983年IBMトーマスワトソン研究所客員研究員. システムの性能評価, 分散処理システム, 広帯域網の研究に従事. 電子情報通信学会, IEEE 各会員. 1990年度電子通信学会論文賞.