

「マルチプロセッサースーパコンピュータ PHI の研究開発」の編集にあたって

鈴木 滋† 笠原 博徳†

科学技術用超高速計算機すなわちスーパコンピュータは、演算パイプライン方式に基づく従来の単一ベクトルプロセッサ方式から、複数のベクトルプロセッサをもつマルチプロセッサ方式に移行しつつある。これは、シリコン素子速度の向上、演算パイプラインの複数化、パイプラインステージの増加などの単一ベクトルプロセッサの性能向上策が限界に近づき始めたためである。

現在製品化されているマルチプロセッサースーパコンピュータの多くは、複数のプロセッサが單一の主記憶を共有する主記憶共有型マルチプロセッサシステムであるが、今後プロセッサ数を増加し処理性能の向上を図るためにには、おののがローカルメモリをもつプロセッサを共有記憶に接続したアーキテクチャ（階層記憶形アーキテクチャ）のマルチプロセッサシステムの開発が望まれる。我が国では、このようなマルチプロセッサースーパコンピュータを、1981年より1990年にかけて行われた通産省「科学技術用高速計算システム」プロジェクトですでに開発している。

そこで、本特集では、この国産初の階層記憶形マルチプロセッサースーパコンピュータシステム PHI (Parallel, Hierarchical and Intelligent) のシステム及びメモリ・アーキテクチャ、プログラミング言語とその処理系、実アプリケーションプログラムを用いた性能評価、そしてこのようなマルチプロセッサースーパコンピュータの高速化において最も重要な課題であるジョセフソン、ガリウムヒ素、HEMTなどの新素子技術を、実際に研究開発に携わった方々に解説していただく。

また、各解説の執筆にあたっては、すでに発表されているプロジェクトの成果報告ではなく、研究開発により得られた技術、及びプロジェクト終了後に開発された最新の技術を、非専門家にも分かりやすく解説し、さらに研究開発を通して問題となった事項、また今後解決していくべき問題、なども含めていただくようお願いした。

本特集は以下の7件の解説から構成される。

まず、1件目では、PHI の開発母体となった、科学技術用高速計算システムに関する研究開発プロジェクトの概要について電総研の田村浩一郎氏に紹介していただけた。このプロジェクトでは、PHI システムのほかにも、細粒度データフローマシン、衛星画像処理システム、高速3次元画像表示装置なども開発されているが、これらについては他の特集に掲載予定あるいはすでに掲載されているので、今回は概要のみを解説していただいた。

次の3件の解説は、新素子技術として、ジョセフソン素子技術を日立中央研究所の波多野雄治氏と川辺潮氏に、HEMT 素子技術を富士通研厚木研究所の安部正幸氏に、ガリウムヒ素技術を日本電気研究開発技術本部の佐久間啓氏と野崎忠敏氏にご執筆いただいた。これらの素子技術に関しては、専門外の多くの方にも読みやすいよう特に平易な記述をお願いした。

5件目の解説では、PHI システムにおける高速計算部である、4台のベクトルプロセッサを共有記憶に接続したマルチプロセッサ HPP (High speed Parallel Processor) システムのアーキテクチャ及びプログラミング環境について、富士通 PP 事業部の神谷幸男氏と橋本伸氏にご執筆いただいた。

6件目では、PHI システムで大規模アプリケーションプログラムを実行する際に重要な拡張共有記憶（大容量高速記憶）装置 LHS (Large-capacity High-speed Storage) について日本電気 C&C システム研究所の西直樹氏、妹尾義樹氏にご解説いただいた。

7件目の解説では、PHI システムのために開発された並列処理記述言語 PARAGRAM とその処理系を、疎行列処理プログラミングなどを例もあげながら、日立中央研究所山本富士男氏、出本学氏、梅谷征雄氏にご紹介いただいた。

また、最後に、編集委員会による査読の遅れなどにより、本特集の掲載が非常に遅れ、特に田村氏には多大なご迷惑をおかけしたことを、お詫びさせていただきます。（平成4年4月6日）

† 富士通 SSL
† 早稲田大学