

グラフィックスディスプレイのベクトル描画の等速性

上田智章、長島健二、西口隆也、加井隆重、牧野 寛
ダイキン工業株式会社
電子技術研究所

あらまし

グラフィックスディスプレイの描画には、ベクトルの描画と多角形の塗り潰しがある。これらをハードウェアで高速に描画するには、異なったアーキテクチャが必要であり、この実現の為にピクセルバッファの設計が有効である。ピクセルバッファの形状が、描画性能に大きく関わることを示し、多角形塗り潰しだけでなくランダム方向にベクトル描画を高速化するため、通常と異なり、ピクセルバッファを垂直方向に拡張する方法を提案する。フレームメモリをダブルバッファ化し、多チャンネルのインターリープを構成する事によりピクセルバッファを拡大し、専用ゲートアレイを2種類開発し、任意方向に300,000^{矢印}/秒の性能を実現した。

Random vector drawing at a uniform rate in the graphic display.

Tomoaki Ueda, Kenji Nagashima, Takaya Nishiguchi, Takashige Kai, Hiroshi Makino

Electronic Engineering Laboratory
DAIKIN INDUSTRIES LTD.

1000-2 Ohtani, Okamoto-Cho, Kusatsu Shiga 525, Japan

Abstract

The graphic display provides with vector drawings and polygon fillings. We show that design of pixel buffering is an effective means for high speed vector drawings and polygon fillings. We propose a new construction method of pixel buffers. The pixel buffers are double buffered and interleavingly controlled. We developed two Gate-Arrays for the pixel buffers and the memory address controller. The vector drawing speed of 300,000 vectors/sec was realized in all directions.

1. まえがき

ラスター グラフィックス ディスプレイは、高速に図形データを表示するための専用ハードウェアを持っており、そのハードウェアによって表示速度が大きく変化する。グラフィックス ディスプレイ内での主な処理は、通常以下に挙げる処理が行なわれる、どの部分をハードウェア化するかでマシンの性格付けが行なわれる。

- ①複雑なプリミティブの発生
- ②座標変換
- ③光源計算*
- ④座標クリップ
- ⑤スキャンコンバージョン*
- ⑥勾配演算
- ⑦累積加算
- ⑧Z値比較（隠面処理）
- ⑨フレームデータ更新

(*:多角形描画時のみ必要)

これらの処理は、図1に示すグラフィックス パイプラインと言われるハードウェアで構成されるのが一般的である。以下では、グラフィック パイプラインを通じて処理が行なわれるものとして話を進める。

図形データは、直線、多角形、円、球等のプリミティブで定義され、拡大縮小、回転等の座標変

換が行なわれ、各頂点での色を決定するための光




図1. グラフィック パイプライン処理分散

源計算と輝度計算が行なわれる。更に、CRTに表示する部分だけを切りとる座標クリップが行なわれる、多角形であれば、スキャンラインに分解するスキャンコンバージョン処理がなされる。その後、カラー値、座標値の補間のための勾配演算が行なわれ、ピクセル単位にデータが生成され、各ピクセルに対応するZ値が比較されて必要に応じて更新される^[1]。

描画速度については、各パイプラインステージでの処理時間のバランスが重要であり、描画速度を決定する要因として大きなものは、

- グラフィックス パイプラインでの座標変換処理速度
- 微分解析器（Digital Differential Analyzer以後、DDAと略す）のピクセルデータの生成速度

が挙げられる。

グラフィックス ディスプレイの描画には、ベクトルの描画と多角形の塗り潰しがある。これらを高速に描画するハードウェアとして、ピクセルバッファを用いるが、ベクトルは、任意方向に描画しなければならないし、角形はスキャンコンバージョン後、水平方向のみの描画となるため、その形状が描画速度に影響する。

更に、ベクトル描画においては、カタログスペックと使用した際の印象から受ける実用スペックとの違いといった問題がある。これは、一般にはベクトル描画において、描画するデータにより描

画速度が変化する事が原因として知られている^[2]。この点につき、ハードウェアの制約から描画速度に影響を与えることを示し、描画データに依存せずランダム方向ベクトル描画において、等速性を保証できるハードウェアの方式について提案する。

図1に、各パイプライン

ンステージでの処理を上記番号に対応した番号で示す。本論文では、図中⑥～⑨で示される描画処理すなわちDDAで発生したピクセルデータをフレームメモリ上への展開するまでのハードウェアについて主に述べる。

2. データローディング処理

現在、ベクター描画性能は300,000バクタ／秒程度に高速化されているため、1ベクター当たりその処理時間は3.3μsec程度となる。図1に示すように描画部分の各処理段は、パイプライン化されており、勾配演算速度がDDAに影響する事はほとんど無い。従来の様に、100,000バクタ／秒程度の描画速度では問題にならなかったが、描画性能が向上するとデータの転送時間が問題となる。各段間のデータ入力バッファがパイプライン化されていないと、データ転送量の多さから各パイプラインステージの処理時間に加算され、ベクター描画時間に影響する。

例えば 1280×1024 ピクセルの4069色表示で、16ビットZバッファを持つグラフィックスディスプレイについて、描画部への図形データのローディングを考える。ローディングは、除算器へのロードとDDAへのロードに分けられる。勾配除算器への入力データ例は、表1に示すものである。同様に、勾配演算器からDDAへ引き渡すデータは、表2のようになる。勾配除算段は高速化のため並列化しDDAに並列に接続して、

表1. 除算器への入力データ例

データ	成 分	ビット幅
始点アドレス	X _s , Y _s	各 11
	Z _s	16
始点輝度値	I _s	12
	or R _s , G _s , B _s	各 8
終点アドレス	X _e , Y _e	各 11
	Z _e	16
終点輝度値	I _e	12
	or R _e , G _e , B _e	各 8

上記のローディング時間を最小にする。しかし、スキャンコンバージョン部の除算段では、上位プロセッサからのデータを各成分毎に順に転送するため、シリアル形式のバッファで十分であり、パラレル形式でパイプラインレジスタを構成する必要はない（図2参照）。

DDAでの処理時間は次のものである。

- ①データローディング
- ②累積加算
- ③ハードウェア制御オーバーヘッド

データローディング時間は図形データに依存せず一定であるが、累積加算時間はベクトル長に依存し、平均的なベクトル長を40ピクセルとするとき、40T時間（T:DDAが1ピクセルのデータを生成する時間）必要である。又、ハードウェアの制御オーバーヘッドは、フレームメモリへのデータ転送回数と時間に依存する。従って、同じベクトル長であってもデータ転送回数を小さくすれば描画速度を高速化できる。

一方、勾配除算はシフト減算形式で行なった場合、その必要回数もX、Y、Zの内最もレンジの

表2. DDAへの入力データ例

データ	成 分	ビット幅
始点アドレス	X _s , Y _s	各 11
	Z _s	16
始点輝度値	I	12
	or R _s , G _s , B _s	各 8
X-Y勾配	d X / d M	22
	or d Y / d M	22
Z勾配	d Z / d M	27
輝度勾配	dI/dM	23
	or dR/dM,	19
	dG/dM,	19
	dB/dM	19
ベクトル長	d M	11
Major軸のフラグ	X or Y	1

但し、d M:絶対値(X_s-X_e)or絶対値(Y_s-Y_e)の

何れか大きい値




図2. 勾配除算器、DDAの並列化

広い精度のZバッファに関して行った16回の為、除算クロックと累積加算クロックが同程度であれば、累積加算に比べ処理が短くボトルネックにはならない。

3. ピクセルバッファ

DDAが描画データを発生した後フレームメモリへ書き込む場合、DDAはピクセル当たり60nsecでデータを発生するが、フレームメモリは通常100nsec程度アクセスタイムを要し、200nsec程度のサイクルタイムを必要とする。従って、DDAからフレームメモリへの書き込みに、数ピクセル分のバッファを用意する事によりこの速度差を相殺する。これを、ピクセルバッファと称する。ピクセルバッファは緩衝バッファであるため、サイズは大きいほどその機能は有効になる。しか

し、このピクセルバッファのデータをフレームメモリに一度で転送できるピクセルサイズを選択しなければ転送サイクルが複数回必要となるため効率に働かない。

3. 1. ピクセルバッファ構造

ピクセルバッファは、その構成形状により描画速度が変化する。多角形の塗りつぶしでは、スキャンコンバージョン後は水平方向の描画に限定されるため、ピクセルバッファは水平方向に長い方が効率よくフレームメモリに書き込める（図3参照）。しかし、ランダム描画においては描画ベクトルの方向性が限定できないため、任意方向にできるだけ多くのピクセルをバッファリングしなければならない。

ランダムベクトル描画に於いては、ピクセルバッファ領域をはみ出したときフレームメモリへのデータ転送要求が発生する。この時、DDAを停止させないためピクセルバッファをダブルバッファ構造にする。しかし、描画データによりバッファリングできるピクセル数が変化し、ダブルバッファであってもDDAを強制的に停止させる必要





図3. ポリゴン描画時のピクセルバッファ



(a) 縦方向描画

(b) 横方向描画

図4. ランダムベクトル描画(4×2ピクセルバッファ)

が生じる。

4×2 のピクセルバッファを構成した場合を例にピクセルバッファの動作を説明する。図4で太線は、ピクセルバッファの境界を示し DDA がこれを横切って描画する時、ピクセルバッファの内容をフレームメモリに転送する。例えば図4(a)の場合 DDA が 60 nsec で動作すると、2 ピクセル描画(120nsec) 毎に、データ転送要求が発生する。従って、ピクセルバッファからフレームメモリへの転送が、120 nsec 以内に終了しなければ DDA は停止する。しかし、通常メモリサイクルタイムは 200 nsec 程度必要なため DDA は停止する。^[3]


図4(b) の場合 2 本のライン描画で勾配が同一のものを示すが、下のものは 4 ピクセル毎(240 nsec) にピクセルバッファが切り替わるため、DDA は停止しない。しかし、上のラインは 2 ピクセル毎(120 nsec) にバッファが切り替わるために、DDA は 2 ピクセル描画毎に停止する事になる。従って、描画データによりその描画の際のピクセルバッファの転送回数即ちオーバーヘッドが変化するため、描画速度がデータに依存し、必ずしも最大性能が得られない事になる。

3.2. ピクセルバッファの拡大手法

スクリーンサイズよりも大きなフレームメモリを実装する事により、ピクセルバッファサイズを大きく採ることが可能となる。現在グラフィックディスプレイで使用されている CRT の解像度は、通常 1280×1024 ピクセルであるが、

フレームメモリとして、 2048×1024 ピクセル用意する。このように、2Mピクセルを 256 K Video-RAM(64K×4) (以後 V-RAM と略す) で構成すると 8 個で 1 プレーンあるいは 32 個で 4 プレーンが構成でき、32 がピクセルバッファの構成ピクセル数になる。

更に、近年グラフィックスシステムは、描画プレーンをダブルバッファで装備することが標準化している。従ってピクセルバッファを大きく取るためにこのダブルバッファを有効に利用する。この場合 2048×2048 ピクセルのフレームメ



(a) 縦方向描画 (b) 横方向描画

図5. ランダムベクトル描画(8×8ピクセルバッファ)




図6. フレームメモリ D-RAM 割付

モリを想定して、フレームメモリを16個で1プレーンあるいは、64個で4プレーンを構成し、ピクセルバッファを 8×8 に構成する事ができる。

図5の場合、太線がピクセルバッファの境界を示し、DDAがこの境界を横切るときにフレームメモリへのデータ書き込みが行われる。ピクセルバッファが、ダブルバッファであり1回のフレームメモリへの転送でピクセルバッファの書き込みが終了するならば、DDAは停止しない。この場合に、DDAが停止するのは、ベクトルの始点あるいは終点部分で描画ピクセルが4ピクセルに満たない場合だけである。

グラフィックスは、4096色同時表示モードでのダブルバッファを、RGB各8Bitに対応させて1670万色同時表示モードを実現している。従って、スキャナが表示の際フレームメモリを読み出す時、前者では12プレーンを後者では24プレーンを同時にアクセスする必要がある。従って、カラープレーンのV-RAMをAプレーンとBプレーンとでは、図6の様に、メモリマッピングを変える事により24プレーン同時読みだしを実現する。

また、3次元グラフィックスでは、Zバッファ法による隠面消去が一般的であり、ピクセルバッ

ファを拡大するためには、Zバッファも同様に広げなければならない。しかし、Zバッファはカラープレーンの書き込みアクセスプレーン(AorB)に関わらず、シングルプレーンで構わない。従って、Zバッファとカラープレーンでは、メモリ配置を図6に示すように変える必要がある。これにより、4096色ダブルバッファでの書き込みでは高速性が確保され、フルカラー modeでの表示も可能となる。但し、フルカラー modeでの書き込みは12プレーン単位でしか出来ないため2度のアクセスになる。しかし、この欠点もフルカラーでのフレームメモリをダブルバッファにするならば解消される。

4. メモリインタリーブ方式

DDAの描画時間は、60nsec/pixel程度まで高速化されているが更に高速化が望まれている。従って、これを実現するためにDDAを複数装備する。DDAを並列化する事により実効的なDDA速度を向上させるためには、ピクセルバッファへの書き込みが独立に出来、更にそのデータをフレームメモリに独立に書き込めなければならない。これを実現するために、フレームメモリをスキャンライン単位でインタリーブし、ピクセル




図7. 2ch DDAとピクセルバッファ構成

バッファの内容をスキャンライン単位で描画終了後、待ち時間無しでフレームメモリへ転送する。

DDAの並列化として、同一ベクトルを複数のDDAでデータ展開しメモリを分けて描画する方式を提案する。ピクセルバッファとフレームメモリを対応させ、DDAから展開されるデータをピクセルバッファへ展開する際に、フレームに対応したデータのみに限定し、発生データを分散化する。

図7に、2chDDAで8wayにインタリーブした場合を示す。8×8ピクセルバッファの構成を、8×1ピクセルバッファをY方向に8個配置し、各ピクセルバッファに対応したフレームメモリを構成する。偶数スキャンラインと奇数スキャンラインで描画DDAを分け、それぞれを独立に動作させる。これによりY方向への描画には、一切のオーバーヘッドがパイプライン化され見えなくなる。この方法では、同一スキャンライン上に、双方向に連続的にライン描画しない限り、ピクセルバッファからフレームメモリへのデータ転送のオーバーヘッドは解消できる。

5. ゲートアレイについて

ピクセルバッファを大きくする、あるいは多チャンネルのメモリインターリープを実現するために、我々は、2種類のゲートアレイを用いた。グラフィックスディスプレイでは、同時表示色の増加、Zバッファの高精度化、ワーキングプレーンの増

加により、44プレーン/pixel(24:カラー、16:Z、4:オーバレイ)になっており、今後も増大傾向を示している。従って、8×8のピクセルバッファを実現する為には、カラープレーンを12フレームとしてもピクセルバッファとの間に、DDA側に44本、フレーム側に1920本のデータ信号線を設ける必要がある。従って、ゲートアレイ化する際の問題点として、入出力ピン数がネックになった。そこで、我々はピクセルバッファを自由に構成出来るように、4ピクセル単位での構成を基本としゲートアレイ化した。また、メモリインターリープ回路も同様に、4ライン分を1チップ化した。

以下に各ゲートアレイの機能を挙げる。

①. ピクセルバッファ (PIB:Pixel Buffer)

- CMOS 5000ゲート
- 160ピン QFPパッケージ
- 4ピクセル×16Bit
ダブルピクセルバッファ
- 4ピクセル同時Z比較(隠面消去機能)
- 各種ラインパターン発生器
- セクショニングバッファモード
- 半透明パターン発生器
- ピクセルR/W機能
- 高速消去モード
- Zソーティング機能
- 3Dヒット機能




図8. ピクセルバッファとフレームメモリ配置図

②. アドレスコントローラ (ARC:Address Controller)

- CMOS 5000ゲート
- 160ピン QFPパッケージ
- 4スキャンライン独立アドレス制御機能
- 塗り潰しDDA回路
- CRTコントローラ
- 256K V-RAMアドレス制御
- ピクセルR/W機能
- 2Dヒット機能・高速消去モード

8×8のピクセルバッファを構成するためにPIBをカラープレーンに16個、Zバッファに16個を使用する。ARCは、4スキャンライン分のアドレス制御を独立に行なうため、カラープレーンに2個、Zバッファに2個使用する。これらの配置を図8に示す。各ゲートアレイは、制御プロセッサのデータバスに16ビット巾で接続し、初期セットや各種パターンを内部レジスタに、ダウンロード可能とした。また、内部にプログラム可能なアドレスを持たせる事により、制御プロセッサからアドレスをダイナミックに変更している。これにより、32個全てのゲートアレイに同一データを設定する（ハッチングパターンの書換、ラインパターンの書換、高速画面消去等）際の設定時間が短縮される。

6. むすび

本論文では、グラフィックスディスプレイでランダムベクトル描画する際の描画速度を低下させる問題点として、ピクセルバッファの形状とフレームメモリへのデータ転送時のオーバーヘッドを示し、それを回避するための実現手段を示した。本方式を採用したグラフィックスディスプレイ（COMTEC 3555）での描画速度は、ベクトルの方向や、始点アドレスに関わらず300,000ピクタ／秒の描画性能を示している。

今後、描画速度を更に高速化するには、グラフィックパイプラインでの処理速度を上げることが急務である。しかしデバイスの進化は、既に

4MV-RAMを実現しており、これはピクセルバッファサイズを4分の1にしてしまう。従って、今後増大する高速化の要望にたいしてここに挙げた方式ではなく新たな提案をしなければならないだろう。

グラフィックスに求められる対話性は、今後ますます増大するだろうし、それをサポートするためには、描画性能を更に高速化しなければならない。更に、システムとしての使い勝手を良くする要求に答えるため、より高速なハードウェアを開発していく必要がある。

最後に、本研究の機会を与えてくださいました弊社伏見常務、電子技術研究所吉田所長、電子機器事業部下茂事業部長に感謝いたします。

参考文献

- (1)山口：図形処理工学、日刊工業新聞社、(1981)
- (2)アライアン・クロール：“グラフィックス・システムを評価するチェック・ポイント”，日経CG4月号，pp.109-113(1988)
- (3)日立ICメモリデータブック、日立製作所、(1988)