


# データフロー計算機における故障検出の一方式

浅田邦博 ジェン・ニット 堀浩一 斎藤忠夫 猪瀬博  
(東京大学 工学部)

## 1はじめに

データフロー計算機(以下DFC)は、フローチャートプログラムとは双対的関係のアルゴリズムのノ記述法であるデータフロープログラム(以下DFP)[1][2]を直接実行するものである。これは従来のファン・ノイマン形計算機と異なり、プログラムを構成する各種の演算子がオペランドデータが整い次第、非同期に実行されるという、データ駆動による制御を特徴としており、本質的な並列処理性を備えている。単位となる演算子のレベルには、四則演算から手続き、タスクレベルまで種々のものが有り得るが、これまで提案されてきたいくつかのDFC[3][4]では、主にこの並列処理性を最大限に生かして処理能力を向上させることに主眼があがれてきたのも当然と言える。従って、これらの計算機では一般に、複数の演算ユニットと、複数のメモリセル、及び、その両者を結合するための多重バッファ機能を有する強力な結合ユニットから構成されている。(第1図)従来の計算機の制御回路に相当するものはこの結合ユニットに分散化されて置かれており、これにより、演算の並列化が実現される。このことはスロットCは自然な形の冗長系を成していることを意味し、若干の故障検出と、故障ユニット分離機能等を付加することにより、自律的故障診断、修復機能をもつ系が構成できることが期待される。本研究はこのようす立場から、DFCの特徴を生かした、故障診断、修復の一方式について検討したものである。以下、第2章では、故障診断の手法、及び、それに適するハードウェア構成の一方式として、分散形DFCを提案し、第3章では、シミュレーションにより、本方式の評価を行った結果について述べてやる。

第1図 DFCの構成要素




## 2自律的故障診断方式と分散形DFCの構成

### 2-1 準備


診断方式について述べる前に、前提となるDFCの機械語に相当するDFL言語について簡単に触れる。これは、J.B.Dennis等[1][2]の提案に従う、有向グラフ表現のものである。第2図に示すように、プログラムは、演算子であるActorとデータ伝搬作用をもつLinkの2要素から構成される。第3図の例に示すように、DFPはActorとLinkとを「一」としても有向グラフで表現されるが、プログラムの実行はデータ駆動の原則に基づき、各Actor, Linkが非同期的に動作(fire)するこによって進行する。各Actor, Linkが動作する条件は、第4図に示すように、基本的には入力データがすべて到着し、出力が空であることである。このデータの到着を表わすために第4図のように黒丸(トークン)を用いる。各Actor, Linkの動作は(i)入力トークンの吸収、(ii)内部処理遅延、(iii)トークンの出力の過程

様として与えられる。(第4図) DFPでは、従来の計算機における計算状況を示すプログラムステータスワード(PSW)に相当するものは、プログラム中のデータの所在を示すトークンマップである。したがって、第3図の例にあらわすDFPを直接実行するDFCでは、各Actorの演算を実行する複数の演算ユニットと、プログラムやトークンを格納するメモリセル、プログラムの中のLink情報に基づきトークン(データ)を演算ユニットとメモリセル間でやりとりする結合ユニットから構成される。一般には、Actorの数だけ演算ユニットが用意されることはなく、何らかの競合制御機構を用いて演算ユニットを多重复用するのが普通である。すなはち、DFP中のActorと実際の演算ユニットとは、1対1対応はしていしない。


第2図 DFPの構成要素



第3図 DFPの例



第4図 Actor, Link の動作過程




## 2-2 自律的故障検出の概要

計算機システムにおいて実時間の故障検出機能を達成するため従来用いられてきた手法の中には、

- 第5図に示すように冗長ハードウェアを付加し両者(A, B)の出力を比較検査する。
- ソフトウェア、ファームウェアの診断プログラムを通常プログラムと時分割並行して実行し故障診断を行なう。

等がある。(i)の場合、冗長部(B)は(A)と同一のものを用いる(2重化)ことがある。何らかの縮退したもの用いること(パリティチェック等)もあるが、(ii)に比較して故障検出の時間遅れも少なく、間欠故障に対しても有効であるのが利点であるが、ハードウェアコストの増加するのが欠点である。DFCにおいても、この(i)(ii)の手法を用いることは可能であるが<sup>[7]</sup>、(i)に述べたようにDFCではプログラムの並列性を最大限に生かすため複数の演算、メモリー、結合ユニットから構成されそれ自身冗長構成となつてみると見えてくることができる。もちろん、はじめからあるユニットが他のユニットの冗長部として定まってはいるのではなく、それ以下独立非同期的に動作できるのが第5図とは異なり、又、同図の比較部(C)に相当するものも表面的には存在しない。しかし、第6図に模式的に表わされるように、DFC(a)は与えられたプログラム(b)により、(b)と同形の論理的ハードウェア構成(C)をとるものであると見ることができる。すなはち、DFCは、プログラムによりハードウェア構成を適応変化できる機能をもつと考えることができる。第5図に示すような冗長系をハードウェアで固定的に用意するかわりに、DFCではプログラム

第5図 ハードウェア冗長系




ムに Actor レベルでそれと等価な冗長部を導入することにより同様の効果が期待できることになる。ここで注意すべき点は、2-1 節に述べたように、プログラムレベルの各 Actor, Link は、ハードウェアレベルの各要素に 1 対 1 に対応して 1 つずつため、第 6 図 (c) の論理的計算機を構成する各要素は、(a) の物理的計算機の各要素を時分割多重使用して 1 つことである。このため、(c) の計算機では故障は見かけ上多重故障として現われることになり、第 5 図のようなく冗長構成になつても故障が検出できなくなる可能性がある。この二つの極端な例は、従来の单一プロセッサで DFP をシミュレートした場合であり、この場合にはプログラムに冗長部を導入しても（間欠故障の特殊な場合を除き）故障検出能力は期待できない。この問題を解決するには、第 6 図 (c) の論理計算機の中で通常部と冗長部に同時に同じ故障が生じた場合に (a) の要素を割当てればよい。これは見方をかえれば、(b) のプログラムを構成する各 Actor, Link へ (a) の計算機エレメントを割当てる問題となる。

本論文で提案する DFC の自律的故障診断の方式は、上述の考え方に基づくもので、次の二つの部分からできています。


第 1 段階：与えられた DFP から、自律診断機能をもつ冗長プログラムへの変換

第 2 段階：冗長プログラムを構成する各 Actor, Link のハードウェア要素への割付け

第 6 図 DFC の構造可変性説明図



第 7 図 DFP の冗長構成



### 2-3 冗長プログラムの作成

第 5 図のハードウェア冗長系からの類推より、第 7 図に示す変換により冗長プログラムを作成することはできる。Actor A は原プログラムを表わし、B はそれに対する冗長 Actor であり、C は比較検査を行なう検証 Actor である。第 7 図の変換は

i) マクロほ冗長プログラム：原プログラムを 1 つのマクロほ Actor として、変換を行なう。


ii) ミクロほ冗長プログラム：原プログラムを構成する各 Actor 每に変換を行なう。

この二つの手法が考えられ、又、プログラムの階層に基づき階層的に行なうこと也可能である。マクロ冗長プログラムの利点は、検証 Actor C が少なくて済むことであり、欠点は故障検出の分解能が低いことであり、ミクロ冗長プログラムではその逆が言える。冗長部 B についてはハードウェアのときと同様、A と同じ Actor を用いる（二重化）ことも、縮退した Actor を用いることもできることに注意された

ii. 檢証 Actor C には次の二種のものが考えられる。

- (A) 無記憶検証 Actor (C<sub>A</sub>)：2つの入力からともに到着したとき検証動作を開始し、エラーが発見されればエラー出力へエラートークンを発生し、正常なら通常出力へ通常 Actor からの入力トークンをコピーし出力する。(これを用いた冗長プログラムを同期検証モードプログラムと呼ぶ。)
- (B) 記憶検証 Actor (C<sub>B</sub>)：(A)の無記憶検証 Actor C<sub>A</sub>と Link を用いて、第8図のように構成できるものである。(これを用いた冗長プログラムを非同期検証モードプログラムと呼ぶ。)

無記憶検証 Actor を用いたプログラムでは、検証が完了するまでそれ以後の Actor の実行されないに対し、記憶検証 Actor を用いた場合には、検証とそれ以後の Actor の実行と並行して行われるため、スループットの向上が期待される反面、故障の検出や、計算機出力に対する遅れの欠点をもつたため、計算機出力に特に高い信頼性が要求される応用には向かない。しかし、従来、2-2節の ii) が用いられてきた分野には適用できるものである。この記憶検証 Actor は、第3章に示すように、冗長 Actor に対して通常 Actor を高い優先度で実行する手法とともに用いるのに適している。



#### 2-4 冗長プログラムのハードウェアへの割り付け

前節で示した手法で作成された冗長プログラムを、ある与えられた以下 C で実行する場合、検出されない故障が最小になるよう実行する必要がある。第7図に従って検出されない故障を挙げると

- (i) 通常 Actor, Link, と冗長 Actor, Link における同一種の「多重」故障  
(両者とも同様に故障すると検証 Actor で検出されない)
- (ii) 検証 Actor の故障 (その中でエラートークンを発生しない方への故障)

の二種が考えられる。(i) は Actor, Link の「多重」故障とは、2-2節に述べたように、実際には同一のハードウェア要素が割り当てられた時に起けるその要素の单一故障に起因するものかはとんとで純粹にハードウェアの多重故障は無視してよい。従って本方式で検出されない故障の発生率 M は、次式で評価できる。

$$M \approx \sum_k A_m(c_k) + \sum_j L_m(l_j) \delta(m(l_j) - m(l'_j)) + \sum_i A_m(a_i) \delta(m(a_i) - m(a'_i)) \quad (1)$$

(検証 Actor の故障率) (同一ハードウェア要素に割り当てる) (同一ハードウェア要素に割り当てる)  
Link の故障率 (割り当てる Actor の故障率)

$\Sigma$	--- 確率測度の和 (同一の Ad, Ld については重複を許さない)
$m(\bullet)$	--- Actor, Link から、ハードウェア要素への関数 (割付関数)
$A_d$	--- $\times$ 番目の Actor 実行ハードウェア要素 (主に演算ユニット) の故障率
$L_d$	--- $\times$ 番目の Link 実行ハードウェア要素 (主に結合メモリ) の故障率
$\delta(i)$	--- ( $i=0 \rightarrow 1$ , $i=1 \rightarrow 0$ ) の関数
$l_j, l'_j$	--- 相互に対応する通常 Link, 冗長 Link
$a_i, a'_i$	--- 相互に対応する通常 Actor, 冗長 Actor

計算機が与えられたとき、冗長プログラムの各Actor, Linkから、それが実行されるハードウェア要素への写像  $m(\cdot)$  を計算機の構造が許す範囲で、(1)式を最小とするどうに定めるのか、本節のテーマである割付問題である。、(1)式から容易に分かるように、通常部と冗長部の対応する Actor, Link を、それぞれ別のハードウェア要素へ写像するのか、最良の方法である。しかし、一般的な DFA (Ex. MIT形(第9図))においては、Actor, Link の実行は、自由競争の原理に基づき、空のところハードウェアが行なうようになってしまため、写像  $m(\cdot)$  は、決定論的には定まらず、確率の形となる。(従って(1)式の評価も期待値をとる必要がある。)このため、本方式を適用するに当たっては

**条件：対応する2種（冗長、通常）のActor, Link を同一のハードウェア要素で実行しない。**

手段を有する DFA を用いることが好ましい。これについて、2-6節で述べる。

本方式に従う自律的故障診断（検出）方式の利点の主なものは、

- (a) 第5図のようなハードウェアにおける固定的冗長部を設ける必要がなく系の拡張性、柔軟性に富む。
  - (b) プログラムの冗長部、通常部の対応してある各部を、同一ハードウェア要素で実行しない条件の下で、DFA のハードウェア要素を跨分割多重使用できるため、同一ハードウェア量で第5図に比較し高性能（スルーフット等）となる。
  - (c) 記憶検証 Actor を用い、プログラムの冗長部、通常部の実行優先度に差を持つことになり、原プログラム（非冗長）と同程度のスルーフットをもち、故障検出能力も合わせても系が実現できる。
  - (d) 故障検出のハードコア的検証 Actor も他の Actor 同様、多重使用されるため、相対的に系の故障検出能力が向上する。
- が挙げられる。これらに対し欠点は、
- (e) 原プログラムから、冗長プログラムを作成する過程が必要である。
  - (f) DFA に (2) の条件を満足させる必要がある。
  - (g) 第5図の比較照合部に相当する検証 Actor は、それ自身 1 個の Actor として実行されるため、比較的複雑であり、故障率も高い。（これは利点 (d) と相殺関係にあるか。どちらかが大きな効力をもつかず、系の構成や、プログラムに依存しうる。）
- である。

## 2-5 故障からの復旧について

2-2～2-4節に述べた手法により得られる故障情報 (i.e. 検証 Actor の発生するエラートークン) に基づき、故障ハードウェアの識別を行ない、故障のモード（恒久故障、間欠故障）を判別し、恒久故障の際には、そのハードウェア要素を用いないよう系を再構成する復旧動作を行なうために、本研究では、DFA の外部に従来形式の保守計算機を想定している。現時点においては、DFA で実行すべきプログラムのコンパイル、初期ロード等のために、ミニコン程度のリスト計算機を多くの平常に用いられる手法であり、保守計算機は 2 台のリスト計算機を用いればよい。故障情報であるエラートークンはすべて 2 台の保守計算機へ集められ処理される。このような独立した保守機能を別に想定する必要は、本方式が、第5図のハードウェア冗長構成をモデルとしていることによる。第5図の構成は故障檢

出能力を有するが、復旧能力は持たない。周知の如きに重複等により冗長な構成と、多數決論理に基づく比較照合部を用いることにより、復旧能力を持つ系を構成できること、本方式を、同様に拡張し、検証Actorに多數決論理機能を組み込むことで、自律的復旧機能をもつDFCが構成できることは明らかである。(この場合にすべて無記憶検証Actorを用いる。)


## 2-6 自律的故障診断向き分散形DFC

上述の故障診断方式を用いる時、DFCに要求される付加的機能は、2-4節の(2)に述べたものである。第9図はMITで提案されてい るエレメンタリ形の概念図であるが、このようは集中形計算機では一般に、各Actorは自由競争の原則により任意の演算ユニットで実行されるため、(2)の条件は満足されない。又、故障からの復旧における故障ハンドウエアの分離に関しても、集中形は適さないと考えられる。そこで、条件(2)を積極的に実現でき 分散形計算機(第10図)について述べる。第10図に示すように、この計算機は複数の同一モジュールがネットワークで結合された、ネットワーク計算機の一體である。各モジュールは、複数のメモリセル(M)と單一の汎用演算ユニット(G), 及び、メモリセルと汎用演算ユニット間と、メモリセルとネットワーク(A, D)の結合ユニットとから構成される。ネットワークはモジュール間のデータ転送を行いう簡単なもので、故障モジュールを系統から分離する機能をもつて いる。又、ネットワークを介し相互に接続されてい 各モジュールは電気的に絶縁(光結合)されており、外部からの電気ショック等による故障がモジュールを二えて拡大するのを防止して いる。DFPは、各モジュールのメモリセルへ分割して割り付けられ、その汎用演算ユニットでの処理である。ネットワーク上にはデータトータンクが流れ、一つのモジュールのメモリセルに格納されているActorの処理を他のモジュールで実行することはない。従って、2-3節で述べた冗長プログラムへの対応する通常部Actorと冗長部Actorをそれぞれ別のモジュールへ割り付けることにより、2-4節の条件(2)を満たすことができる。


第10図の分散形DFCは、上述のように本論文で提案した自律的故障診断に有利のように構成されているが、反面、第9図のようは集合形計算機では生じない新たな問題、「DFPの各モジュールへの効率的割付問題」が生ずる。割付けが不適当な場合には処理効率の著しい低下が生ずることは明白であり、これについては次章で詳しく述べて いる。

**注** \*\*, \* : 本論では、すべてのメモリセル(Actor)が任意の演算ユニットで直接実行できるものを集中形と呼び、その他のものを分散形と呼んで いる。制御はDFCで いる。この「れもデータ駆動であり、分散形とよぶべき」。

第9図 MIT形DFC(エレメンタリ形)




第10図 分散形DFCモデル




第11図は、第10図のモデルの1つの実現例として、現在作成中のもので、ネットワークとして、DLCN形ルーフネットワーク(8Mbps)[5]を用い、汎用演算ユニットとしてマイクロプロセッサレベルのものを用いている。これは数百～数千ルート程度のActor処理時間と想定した、中レベルのDFCであり、本方式に従う、自律的故障検出能力の実現性を実証するとともに、処理効率の測定の目的をもつている。

第11図 RL-7°結合分散形DFC構成図



第12図 モデルログラム(DFNm)



### 3. シミュレーションによる評価

#### 3-1 シミュレーションの目的と方法

シミュレーションの主目的は、2-3節で述べた冗長ログラムか、非冗長ログラムに対し、処理速度の点で、低下する度合を評価することである。評価対象とした計算機は第11図のものであり、モデルログラムは、第12図に示す構造のものである。このモデルログラム(DFNm)は、見かけの並列度が部分ログラムがmレベル直列につながったものであるが、実際のログラムでは並列度だけではなく、レベルとともに変化し、以下に示す非同期冗長ログラムのシミュレーションでは、演算ユニットの空きやすいや有利となる。従ってDFNmは安全側の結果を与えると考えられる。

第12図の各Actor  $a_i$ の処理に要する時間を  $e_i$  で表す。第11図のRL-7°の1-ドであるモジュールを  $0 \sim N-1$  と RL-7°の順方向に番号をつける。また、各Actorの各1-ドへの割付関数を  $m(\cdot)$  とする。

$$\text{Actor割付関数: } m(a_i) \stackrel{\text{def}}{=} \{ \text{Actor } a_i \text{ の割付けられた1-ド番号 } 0 \sim N-1 \} \quad (3)$$

第12図のLink,  $l_{ij}$  ( $\text{Actor } a_i \rightarrow \text{Actor } a_j$ ) が1-ドンが伝搬する遅延時間を  $d_{ij}$  とすると、これは、Actor  $a_i$  と  $a_j$  が同一1-ド内にあるときと、異なる1-ド内にあるときとで、異なってくる。これを次式で近似的に取扱う。

$$\begin{aligned} \text{1-ド遅延時間: } d_{ij} &= D_0, (m(a_i) = m(a_j)) \text{ のとき} \\ &= D_1 \times ((m(a_j) - m(a_i)) \bmod N) + D_2, (\text{その他}) \end{aligned} \quad (4)$$

(4)式の意味は、リンク遅延時間が、1ド内にとき固定で、1ド間のときはルーフ上の1ド間距離(中緒)1ド数の一次式で定まるとしたものである。第11図の系で用いたDLCN形ルーフでは、ルーフ上の遅延は、メモセージ長とトラヒック量に関係することか知られている[6]。平均的に(4)式で表わされると考えられる。

第11図の各1ド内、 $m(\cdot)$ に従って割当てられたActorを実行条件の成立したもののから順に(複数あるときは添字の小さいものから)実行していくとする。第12図の全入力に同時に入力トータルが与えられてから、すべての出力トータルが出て3までに要する時間をプログラムのスループット時間Tと定義するとき、

$$\text{等価多重要度: } \bar{\Gamma} \stackrel{\text{def}}{=} \left\{ \sum_i e_i \right\} / T \quad (5)$$

で定義される等価多重要度 $\bar{\Gamma}$ をスループットの評価量に用いる。(5)式の分子は全Actorの処理時間の和であり、従来の单一プロセッサにおける処理時間である。従って $\bar{\Gamma}$ は従来の单一プロセッサの何倍の速度であるかを示す指標であると言える。

### 3-2 割付関数 $m(\cdot)$ の決定

第12図のプログラムが与えられ、各Actorの処理時間 $e_i$ 、リンク遅延時間 $\tau_i$ を定めると(4)式からても、(5)式の $\bar{\Gamma}$ は、割付関数 $m(\cdot)$ に依存する。割付の種類はルーフの対称性を考慮しても、 $N^{A-1}$  ( $N$ は1ド数、 $A$ はActor数)となり、最適割付関数 $m_{ideal}(\cdot)$ をしらみつぶし法で求めることは、Actor数が大きくなるにつれて指数的に困難となる。従って何らかの近似的アルゴリズムが必要となるが、ここで、次ヒューリティカルアルゴリズムを用いた。

**割付関数決定アルゴリズム:** 与えられたプログラムより、実行可能なActorを順に(複数あるものは、添字の小のものから)1つとり出し、それを後方にすべての1ド内で実行してみる。その結果、その段階での部分的スループット時間が最小となる1ドへのActorを割付けた。これをすべてのActorについて終了するまでくりかえす。 (6)

このアルゴリズムに従って求めた割付関数を $m_{practical}(\cdot)$ と表す。

### 3-3 足長プログラムの作成

シミュレーションで用いた足長プログラムは、第12図の原プログラムを基に、2-3節で述べた方法に従って作成した記憶検証Actorを用いたマクロ足長プログラムである。ただし簡単化のため検証ActorへのLink遅延、及び検証Actorの処理時間は無視した。この足長プログラムは非同期検証モードであるから、プログラム出力と、検証出力との間に時間差がある。プログラム出力のスループットに基づく等価多重要度を、 $\bar{\Gamma}_p$ 、検証出力を $\bar{\Gamma}_v$ と表す。又、足長プログラムの割付関数 $m$ 、通常Actorに対する(6)のアルゴリズムで求め、足長Actorについて1ド、ルーフ上を、 $\bar{\Gamma}$ 不満足なもの用いた。



$$\text{足長Actorの割付関数: } m_r(a_i) \stackrel{\text{def}}{=} \left( m_n(a_i) + \left[ \frac{N}{\bar{\Gamma}_p} \right] \right) \bmod N \quad (7)$$

$(a_i$  は  $a_i$  と対応する足長Actor,  $m_n (= m_{practical})$  は通常Actorの割付関数)



均 Actor 处理時間との比に対する  $T_{NR}$ ,  $T_p$ ,  $T_v$  をプロットしたものである。比が 1 以上で各等価多重要度の低下が著しく、ループネットワークの速度は、この比が 1 以下に下るよう設計する必要があることを示している。第 11 図の設計に当たり、ループの速度と Actor a 处理時間を、これまで  $8 Mbps$ , 数百～数千 μ秒としていたこの結論に従つたものである。

第 17 図、第 18 図は、上述シミュレーションとは別に、第 12 図のプログラムに入力トークンやボアソン到着するとして、冗長プログラムにおける入力、出力、検証出力の 3 者の時間関係をシミュレートしたものである。これにて、実時間信号処理等にデータフロー計算機を用いることを想定したものであるか。先のものと同様の結果を得てある。



#### 文 章 二

本論文では、DFC が「本来有している冗長性を生かした、自律的故障検出手法」について提案した。これは、従来用いられてきた 2 重化等の固定的冗長ハードウェア付加方式に対し、可変的冗長ハードウェア付加方式とも言えるもので、柔軟で効率的な冗長付加方式である。又、本方式を適用するに際し、必要な「プログラムの対応する冗長部と通常部が別のハードウェア要素で実行される」という付加的条件は従来の DFC では完全には満足されないため、新たに分散型 DFC のモデルを提案し、合わせて、シミュレーションによる評価を行ない、その有効性を示した。なお、本方式に従う、自律的故障検出機能をもつ、中レベル Actor (数百～数千 μ秒) を対象とした分散形 DFC を、現在製作中である。

- [1] Dennis,J.B., "Programming Generality, Parallelism and Computer Architecture", Information Processing 68
- [2] Dennis,J.B., "First Version of Data Flow Language", Lecture Notes in Computer Science, Vol-19, Springer-Verlag, 1974
- [3] Dennis,J.B., Misunas,D.P., "A Preliminary Architecture for a Basic Data-Flow Processor", 2nd Annual Symposium on Computer Architecture, 1975
- [4] Rumbaugh,J., "A Data Flow Multiprocessor", IEEE Trans. on Computers, Vol C-26, No.2, 1977
- [5] Reames,C.C., Liu,M.T., "A Loop Network for Simultaneous Transmission of Variable-length Messages", 2nd Annual Symposium on Computer Architecture, 1975
- [6] Liu,M.T., "Distributed Loop Computer Networks", Advances in Computers, Vol 17, Academic Press, 1978
- [7] Misunas,D.P., "Error Detection and recovery in Data-Flow Computer", Proc. of Int'l Conf. on Parallel Processing, 1976