

HCgorilla のマルチメディア機能強化

○ 野田一訓¹ 武田宏樹¹ 深瀬政秋¹ 佐藤友暁²

1 弘前大学大学院 理工学研究科 電子情報システム工学専攻 電子情報機器学講座
2 弘前大学総合情報処理センター

概要

本研究では、我々が開発してきた、ユビキタスネットワークに貢献し得る、マルチメディアモバイルプロセッサ gorilla と大容量データの暗号処理を行う事が出来るストリーム暗号エンジン RAC (Random Addressing Cryptography) との統合を行った、ハードウェア暗号組込み型マルチメディアモバイルプロセッサ HCgorilla のマルチメディア機能強化を目的として、浮動小数点数演算ユニット (Floating point number Processing Unit : FPU) を開発する。また、HCgorilla アーキテクチャの命令セット拡大・Decode stage の改良を行い、HCgorilla.4 として FPU の実装を行う。

A multimedia performance enhancement of HCgorilla

○ Kazunori Noda¹ Hirolki Takeda¹ Masaaki Fukase¹ Tomoaki Sato²

1 Department of Electronic and Information Systems Engineering HIROSAKI Univ.
2 Computer and Network Systems Center HIROSAKI Univ.

Abstract

Progressive ubiquitous networks have impressed us with alternative features, diversity or security. When the diversity from small devices to large machines is in normal states, ubiquitous networks are functional and useful. But, it is hard to control if abnormal states once happen. Since the diversity brings about open-access to ubiquitous networks anytime anywhere, this really threatens user security. The key to protect huge amount of multimedia data in ubiquitous networks is to introduce safety aware high-performed single VLSI processor systems embedded with cipher process. Thus, we have exploited the architecture of a hardware cryptography-embedded multimedia mobile processor named HCgorilla by sophisticatedly unifying up-to-date processor techniques. In this research, we further enhance HCgorilla's Java functions. Aiming at a multimedia performance enhancement, this paper focuses on FPU (Floating point number Processing Unit). By the improvement of Decode stage and the instruction set enlargement of HCgorilla, FPU is mounted on HCgorilla.4.

1. はじめに

携帯機器の分野では、機能充実のために JVM (Java Virtual Machine) が主流になっている。しかし、導入が進められてきたのは JIT 型の Java チップで、ソフトウェアの JVM を内蔵する大容量キャッシュメモリの電力消費を削減するために 1 トランジスタ化のモバイル RAM や、バッテリーの改良が強いられている。当研究室では、こういった問題の根本的な省電力化対策として JVM cache を使わず、マイクロプログラム方式で Java バイトコードを直接実行する、インタープリタ型 Java チップを開発してきた。

また、近年、ワイヤレスネットワークの急速な発展に伴い、ユビキタスネットワーク時代が到来している。モバイル PC や携帯電話、PDA などといったもの以外にも、IC タグといった非常に小さなものまでユビキタスネットワーク基盤の要素となっている。

ユビキタスネットワーク社会では至るところでネットワークが形成されている分、第三者による攻撃や侵入、また、盗聴や情報漏えいの危険性も大きくなる。利便性や機能性は増すが、多様に広がったデバイスは予想外の攻撃が一度起きたときの脆弱性は大きい。ユビキタスネットワークの実用的な安全対策として、Firewall や IDS (Intrusion Detection System) ・IPS (Intrusion Protection System) などが一般的に使用されている。しかし、ほとんどの場合これらはソフトウェアであり、処理の複雑さとコンピュータのパフォーマンスはトレードオフの関係にある。またユビキタスネットワークで用いられるデータは、実際ほとんどの場合、大容量のマルチメディアデータであるので、低消費かつ高速な暗号化という事が重要になってくる。

このような背景から、我々はユビキタスネットワーク社会に貢献しうるマルチメディアモバイルプロセッサの開発や、ハードウェアで暗号

処理を行うプロセッサの開発を行ってきた。HCgorilla は、Java CPU であるマルチメディアモバイルプロセッサ gorilla とストリーム暗号エンジン RAC を併合したハードウェア暗号組み込み型マルチメディアモバイルプロセッサである。

2. HCgorilla

本章ではアーキテクチャ HCgorilla.3 の特徴を示す。

2.1. Java CPU

HCgorilla.3 は Java CPU の実行形式を取っており、Java instruction を高速実行する事が可能となっている。Java 61 命令に、RAC の暗号化・復号化 2 命令を加えた 63 個の命令セットを持つ。

2.2. Multi-core

Multi-core は、CPU ダイの上それぞれ単独で処理が可能な CPU を複数実装することで、性能を引き出す為のプログラミングが必要ではあるが、CPU チップ全体としての処理能力の向上に貢献する。HCgorilla.3 の場合は、1 つの CPU ダイの上に 2 つの CPU コアを実装している。また、Java 自体がマルチスレッドに対応している為、プログラミングの時点で並列化を意識すれば非常に効率的に処理を実行する事が出来る。

2.3. LIW

LIW は依存関係のない多数のインストラクションを一塊として同時並列処理を実行する技術である。HCgorilla.3 の場合は、CPU コア内に配した独立実行段の数だけの命令を一塊として同時並列処理を実行する事で LIW を実現している。HCgorilla.3 の場合、Multi-core と LIW の実装によって最大 4 並列処理を実行する事が出来る。

2.4. RAC

RAC (Random Addressing Cryptography) の基本原理は、RNG (Random Number Generator) によって生成された擬似乱数を用いたランダムアドレッシングによる転置暗号方式である。

RNG の初期値は公開鍵方式で受信側に送信される。RNG の擬似乱数を同期させ暗号化や復号化を行う事は共通鍵方式である。

暗号化の場合、RNG から出力した乱数と Data cache のアドレスを対応させ、転置暗号を行う。例えば、RNG の出力として“13402”という擬似乱数が生成されたとする。その場合、擬似乱数の‘1’と Data cache のアドレスを対応させ、

Register file の 0 番地のデータを Data cache の 1 番地に書き込む。続けて次の擬似乱数‘3’と Data cache のアドレスを対応させ、Register file の 1 番地のデータを Data cache の 3 番地に書き込む。以降、同様に転置暗号化を行う。

復号化の際は、RNG から出力した乱数と Register file のアドレスを対応させ、転置復号を行う。当然、入力するデータは同じ初期値で RAC により暗号化されたデータを用いる。RNG の出力として暗号化の際と同様の“13402”という擬似乱数を使用し、擬似乱数の‘1’と Register file のアドレスを対応させ、Register file の 1 番地のデータを Data cache の 0 番地に書き込む。続けて次の擬似乱数‘3’と Register file のアドレスを対応させ、Register file の 3 番地のデータを Data cache の 1 番地に書き込む。順次、同様に転置復号化を行う。Figure 1 に RAC の概要を示す。

大容量データの暗号化には高速に処理することが出来る共通鍵方式が非常に有効であり、大容量データの通信が盛んに行われるユビキタスネットワークの様々な要求に答えることが出来る。




Figure 1. RAC 概要

2.4. Pipeline

HCgorilla.3 は 7 段パイプライン構成であり、Execute / Register file access stage に 2 段の wave-pipeline 化を施している。また、Instruction cache への Executable code 書き込みや Data cache から外部への読み出しはパイプライン外部で行われる。

3. 研究目的

本研究ではこの HCgorilla の Java 機能に焦点を当て、マルチメディア機能強化を目的として、HCgorilla に実装するための浮動小数点数演算ユニットの開発・実装を行う。これは、近年、携帯電話や PDA をはじめとするモバイル機器にも 3D グラフィックス処理や、写真の画像処理機能等が内蔵されてきていること。また、JVM にも float

型・double型命令が実装されていることに起因し、通常の演算の他に浮動小数点演算のハードウェアレベルでの実行が必要とされているためである。そこで、当研究室でこれまでに開発されたFPUに新たな機能として「乗算」「例外処理」「漸近的アンダーフロー」の回路を組込む。また、遅延制約によりHCgorillaと同じ400MHzでの動作、パイプライン制御の最適化を行い、HCgorillaに十分実装可能なFPUを開発し、HCgorillaの命令セット拡大・Decode stageの改良と併せて新たにHCgorilla.4としてFPUを実装する。

4. 浮動小数点数

4.1. IEEE754

IEEE 754 (IEEE 二進浮動小数点演算標準)とは、浮動小数点数の計算で最も広く採用されている標準規格であり、JVMにも採用されている。この標準規格は、±0や非正規化数等の浮動小数点数の表現形式を規定するとともに、無限大やNaNといった特殊な値も規定し、浮動小数点演算でのそれらの値の扱い方を規定している。また、4種類の丸めモードと、例外処理も規定している。

4.2. FPU.2について

JVMの浮動小数点表現には単精度(float)型32bit、倍精度(double)型64bitが採用されている。これまでに当研究室で開発されたFPU.2はハードウェア暗号組込み型マルチメディアモバイルプロセッサHCgorillaへの実装のために、入出力のビット幅を一致させるために16bitのfloat型とした。また、7段パイプライン構成で最も遅延時間のかかる実行段をWave化することで315MHzでの加減算の動作を可能とする。

Figure 2.にIEEE754とHCgorillaのfloat型についての詳細を示す。




Figure 2. float型 詳細

5. FPU Architecture の最構築

まず、新しいFPUアーキテクチャFPU.3のブロック図をFigure 3.に示す。今回の再構築により、大きく変わった点を以下にあげる。




Figure 3. FPU.3 ブロック図

5.1. 乗算

浮動小数点数は符号部、指数部(符号付整数)、仮数部(符号なし小数)から構成されている。したがって、浮動小数点数の乗算は、異符号ならマイナス、同符号ならプラスである符号計算、指数部を足し合わせる指数計算、仮数部どうしを掛け合わせる仮数計算に分けられる。

これらの処理を行うユニットを新たに組み込むことで、浮動小数点数の乗算を可能とした。

5.2. 例外処理

新たに、指数部が“0000”か“1111”、仮数部が全て0であるかどうかを判定するユニットを追加し、それらのユニットから出力されたフラグによって“0×∞”や“∞-∞”等の無効な演算・オーバーフロー・アンダーフローといった例外処理の判定を行うユニットを組み込んだ。

5.3. 漸近的アンダーフロー

漸近的アンダーフローとは、非正規化数を用いることで仮数部の有効桁数を減らす代わりに、アンダーフローの下限を伸ばす仕組みである。この機能を実装するにあたり、仮数の演算結果と指数の演算結果を比較して、指数部が“0000”になる、または仮数部のMSBが‘1’になるように指数を減らしつつ仮数を左シフトさせるような正規化ユニットを設計した。Figure 4.に漸近的アンダーフローの仕組みを示す。




Figure 4. 漸近的アンダーフローの仕組み

5.4. パイプラインの最適化

FPU.2 は EXE stage (演算実行段) が 2 段構成の 7 段パイプライン設計であった。これは、浮動小数点数が“符号+絶対値”という表現形式のために、加算命令であっても実際の処理は減算であったり、減算命令でも加算処理を行う必要があるためである。FPU.2 では先に仮数を比較して、加減算どちらを行うかを判定してから演算を実行していた。

そこで FPU.3 ではこれらの、仮数の比較・加算・減算を並列に行い、後続のユニットでどの値を利用するか判断するように最適化を行った。また、遅延時間の短い ROUND ユニットや NORMALIZE2 ユニットをひとまとまりとして設計し直すことで、パイプライン段数を 7 段から 5 段へと削減することができた。

各ユニットの遅延調整を行った結果、新たに追加した乗算回路は 12bit×12bit であるので、最も遅延時間のかかってしまう回路である。HCgorilla に組み込むために、より高速動作可能な乗算回路とする必要がある。そこで、まず部分積を計算し、それらを足し合わせて乗算結果を求める。この計算を 2 クロックで処理するように最適化することで、大幅に Critical pass を短縮することが可能となった。

6. FPU.3 解析

6.1. 遅延解析

改良された FPU.3 の各ユニットの遅延時間の解析を行った。その結果を Table 1. に示す。


この表から、最も遅延時間のかかっているユニットは NORMAL stage の中の、演算結果の値の正規化を行う NORMALIZE1 ユニットであり、その遅延時間は 2.37 [ns] となっている。これが新アーキテクチャ FPU.3 のクリティカルパスである。

Stages	Units	Max Delay [ns]
EX stage	ADD_GRS1	0.91
	ADD_GRS2	0.91
	EX_FLG	0.54
	EX_ADD_SUB	1.89
	EX_MUL	1.29
SHIFT stage	EXCEPTION	2.15
	COMP_EX1	1.45
	SHIFT_FIG1	2.30
	SHIFT_FIG2	2.27
	MUL1	2.31
EXE stage	COMP_FR	1.89
	ADD	2.31
	SUB_12	2.29
	SUB_21	2.32
	MUL2	2.32
NORMAL stage	COMP_SIGN	1.58
	NORMALIZE1	2.37
RND stage	ROUND	0.80
	NORMALIZE2	0.19
	COMP_EX2	0.78
	FINAL_CHECK	0.48

Table 1. FPU.3 遅延解析結果

6.2. 動作周波数

遅延解析結果から、FPU.3 の Critical pass は 2.32[ns] である。また、HCgorilla は Wave Operation 可能範囲が 2.40[ns]~2.98[ns] であり、クロックサイクル 2.50[ns]、動作周波数 400MHz で動作する。Figure 6. に FPU.3 と HCgorilla の動作可能範囲を示す。Figure 6. から FPU.3 は HCgorilla の動作可能範囲を全てカバーする形で動作可能なので、HCgorilla への組み込みのために FPU.3 のクロックサイクルを HCgorilla と同じ 2.50[ns] とし、動作周波数を 400MHz と確定する。



Critical pass :
2.37 [ns]

Figure 6. FPU.3 クロックサイクル

6.3. FPU simulation

Figure 7. に FPU.3 の動作シミュレーション結果を示す。2 つの float 型データ・オペレーションコードを入力することで、パイプライン 5 段、動作周波数 400MHz で動作している様子が表れている。また、「乗算」「例外処理」「漸近的アンダーフロー」の処理も正常に動作している。




Figure 9. HCgorilla.4 テストプログラム

SIMD mode の暗号化命令 rsw によって、通常の Java instruction を実行しながら、画像データの転置暗号化も同時に行う。

Figure 10. から、スタックに積んだ 2 word を pop し、5 clock で演算結果を求め、またスタックへと書き戻しての様子がわかる。浮動小数点数の乗算・加算も正常に計算できている。また、Register file のデータを RNG から出力される擬似乱数と同期させて、画像データを暗号化している様子も現れている。




Figure 10. HCgorilla.4 動作シミュレーション結果

9. 結び

我々が開発してきたハードウェア暗号組み込み型マルチメディアモバイルプロセッサ HCgorilla に実装するための FPU アーキテクチャの最構築を行い、新たに「乗算」「例外処理」「漸近的アンダーフロー」の機能を追加した。また、パイプラインの最適化を行い、遅延時間の短縮、パイプライン段数の削減を達成した。これにより、動作周波数 400MHz・パイプライン段数 5 段の高速高効率な FPU アーキテクチャが実現された。また、HCgorilla の命令セット拡大・Decode stage の改良により FPU を実装し、新たに 16 個の Java

instruction が HCgorilla で実行可能となり、動作シミュレーションにより正常な動作を確認した。

今後の課題としては

- ・ 消費電力・面積の測定
- ・ チップとして試作
- ・ より効率的なパイプライン制御方法の検討等があげられる。

10. 謝辞

本研究は弘前大学理工学部長指定重点研究の助成を受けて実施したもので、東京大学大規模集積システム設計教育研究センターを通し、シノプシス株式会社と日本ケイデンス株式会社の協力で行われたものである。

11. 参考文献

- [1] 深瀬 政秋, 中村 維男, “計算機ハードウェア,” 昭晃堂, 1994.
- [2] 赤岡 亮, “ハードウェア暗号組み込み型マルチメディアモバイルプロセッサ HCgorilla の設計・開発に関する研究”, 弘前大学大学院理学研究科情報科学専攻修士学位論文, 2005.
- [3] M. Fukase, R. Akaoka, and T. Sato, “Hardware Cryptography-Embedded Multimedia Mobile Processor for Ubiquitous Computing,” Proc. of 12th NASA Symposium on VLSI Design, pp.1.2.1-1.2.6, Oct. 2005.
- [4] Masa-aki Fukase, Hiroki Takeda, Ryo Tenma, Kazunori Noda, Yohei Sato, Ryota Sato, and Tomoaki Sato, “Development of a Multimedia Stream Cipher Engine,” Proc. of ISPACS 2006, Yonago, Tottori, pp. 562-565, Dec. 2006.2
- [5] 三国勝志, “チメディアモバイルプロセッサの開発に関する研究,” 弘前大学理工学研究科修士論文, 2004.
- [6] ティム・リンドホルム, フランク・イエリン, “Java 仮想マシン仕様 第2版” 村上雅章訳, 株式会社ピアソン・エデュケーション, 2001.