

ハッシング・ハードウェアの試作とその応用

井田 哲雄 (理化学研究所)

§1. はじめに.

ハッシングを記号処理に適用する手法は、今迄数多く論じられてきた。[1, 2, 3] ハッシングを単一ホットの連想記憶の実現手段と考える使用法と、複雑なデータ構造の共有と高速固定法が筆者らの研究グループで採用され、ソフトウェアのインプリメンテーションがなされている。

本稿では、既に練られていくつかのハッシングの応用アルゴリズムを高速に実行するために、設計・製作されたハッシングハードウェアの機能と、具体的使用法の概略を紹介する。

§2. ハードウェアの設計方針

- データベースを格納する表(ハッシュ表)は、原則として、主記憶にとらわれるものとし、並列ハッシングアルゴリズム [4, 5] を実現する。
- 記憶装置とCPUのインタフェイスに、ハッシュ番地におけるアクセス機構と、鍵および特殊ビットパターンと読み出しデータとの比較機構を設ける。
- ハッシュ番地列を生成するハードウェア機構を、従来のアドレスマッピング機構と並置し、概念的には、ハッシュアクセスと、一つのアドレスマッピング法と見なせるようにする。

§3. 試作装置概要

図1にハッシングハードウェアを持つシステムを示す。着線と囲まれた部分が、ハッシングハードウェアとして付加された部分である。他の部分は、既存の16ビットのミニコンド、マイクロプログラム付き、PDP 11のアーキテクチャのエミュレータがでているようになっている。

ハッシングハードウェアは、大別して、HAU (Hash Addressing Unit) とHM (Hash table Memories) に分割される。HAU はさらに HAG (Hash Address Generator), HCG (Hash Code Generator) と HTDU (Hash Table Descriptor Unit) に分れる。(図2)

- HCG は鍵から HAG の入力となるビットパターン(ハッシュコード)を生成する。
- HAG はハッシュ番地列を生成するもので、次のアルゴリズムを実行する。
 C, C' をハッシュコードとし、 P をハッシュ表のサイズとする。 P は素数である。 $m \in 2^m > P > 2^{m-1}$ とし、生成する、番地列 h_0, h_1, \dots, h_{P-1} は次のように生成する。

$$\begin{aligned}
 & h_0 \leftarrow C \wedge (2^m - 1), \quad \Delta h \leftarrow C' \wedge (2^m - 1) \\
 & \text{if } h_0 \geq P, \quad h_0 \leftarrow h_0 - P \\
 & \text{if } \Delta h \geq P, \quad \Delta h \leftarrow \Delta h - P \\
 & \text{if } \Delta h = 0, \quad \Delta h \leftarrow 1 \\
 & \text{for } i = 1, 2, \dots, P-1 \\
 & \quad h_i \leftarrow h_{i-1} + \Delta h \\
 & \quad \text{if } h_i \geq P, \quad h_i \leftarrow h_i - P
 \end{aligned}$$

- HM は、通常の記憶装置としての機能の他、次の機能を合せ持つ。
HM_{1,2,4} は HAD にあって起動され、同時に読み出し動作が行われる。
削除語(全1), 空語(全0)と鍵の一致検出を行なう。
- HTDU はハッシュ表の descriptor を格納する。各 descriptor はハッシュ表のベース、サイズ等の情報を格納する。= 此ら情報はプログラムの制御、HAG 等に用いられる。

§4. ハッシング命令

表1にハッシング関連命令を示す。= 此らの命令は PDP 11 の拡張命令として使用できるものになっている。表探索命令は、図3に示すように、5種類の構造のハッシュ表に対して、作用する。(表1に可能な組合せを示す)。図3で、single, double, quadruple 表は各々、1, 2, 4 語長(= 語は16ビット)の鍵の表である。pair = 1の single 鍵と、それに付随した値とに対応である。virtual 型表は、複雑なデータ構造を有する、4語長より長い鍵の処理を行なうために設計されたもので、virtual 鍵と、実際の鍵のポインタの対応がある。

§5. 応用例

(1) 記号表の操作

図4に記号表のデータ構造を示す。図中で、HT1は pair 型ハッシュ表である。鍵が16ビットの時、鍵は表の鍵部に格納される。鍵が2倍長以上の場合はポインタが格納される。

(2) 複雑な構造の唯一エポック生成

複雑な構造を、ハッシング命令で扱う方法として、次の2つの方法が考えられる。

リストによる実現

2倍長鍵型ハッシュ表を使用し、ポインタをキーとして利用するものである。(経藤らの hcons によるリスト生成手法を参照)

virtual 鍵を用いる方法(図5参照)

ソフトウェアにより、データ構造を反映させた virtual 鍵を作り、この鍵をハッシングの鍵として利用する。virtual 鍵とは、データ構造と鍵の対応が一対一で有り。このため、同一 virtual 鍵が、表中に2個以上登録される。ハッシングのハードウェアは、マルチセットに対応し、上記ハッシュアドレス列の途中から探索を再開する機能を持つ必要がある。このため、実際には、実現されたハードウェアは、図1, 2に示す機構に2つ追加機構が設けられている。

§6. 性能評価

表2に、ハッシングの最も基本的な命令であるハッシュ探索命令 HBR の実行速度を示す。表2は、ハードウェアでは、ソフトウェアによるハッシングに比べ約10倍の速度の向上が得られたことを示している。

§7. 総りに

本稿では、16ビットの既存アーキテクチャ(特に PDP 11)に、ハッシングハードウェアを実現する方法を具体例の製作によって示した。本製作の主な目的は、非数値処理にハッシングを導入し、高速化する方法をハードウェアイミュレーションの創りから探るものであり、かつ、より大規模計算機 [6] のモデリングイミュレーションである。(おしよから、16ビットの計算機で十分)

仕事ができ、しかもハッシングを多用する応用に対しては、==で示しE==として十分実用的であると考えられる。

§8 参考文献

- [1] Goto, E. Monocopy and associative algorithms in an extended Lisp, Tech. Rept. 74-30, Department of Information Science, University of Tokyo (1974)
- [2] Goto, E. and Kanada, Y. Hashing lemmas on time complexity with application to formula manipulation, Proc. ACM-SYMSAC, 1976
- [3] Feldman, J.A. and Rovner, P.D. An Algol-based associative language, CACM, vol.12, No.8 (1968)
- [4] Goto, E., Ida, T. and Gunji, T. Parallel hashing algorithms, Information Processing Letters, vol.6, No.1 (1977)
- [5] Ida, T. and Goto, E. Analysis of parallel hashing algorithms with key deletion, Journal of Information Processing, vol.1, No.1 (1978)
- [6] Goto, E. et al. FLATS, a machine for numerical, symbolic and associative processing, Proc. 6th annual symposium on computer architecture (1979)
- [7] Ida, T. Hashing Hardware and its application to symbol manipulation Proc. international workshop on high-level language computer architecture (1980)
(本文には引用されて"等々")




図 1. System with Hashing Hardware (18bit address, 16bit data)

図2 Block Diagram of Hash Addressing Unit




図3. ハッシュ表の型と構造





図4 Representations of a Symbol Table






図5 virtual ハッシュ表を用いた集合の表現法

命令	機能	適用可る表の型				
		single	double	quadruple	pair	virtual
HSR	Search key	X	X	X	X	
HGV	Get value of pair				X	
HPV	Put value of pair				X	
HNI	New key insert	X	X	X	X	
HSI	Search and insert	X	X	X	X	
HSD	Search and delete	X	X	X	X	
HGR	Get real-key					X
HGRN	Get real-key next					X
HPR	Put real-key					X
HDX	Delete existing v-key					X
HRTI	Return from hash interrupt					
PTHT	Put in hash table descriptor					
GTHT	Get from hash table descriptor					

表1. ハッシュ命令一覧

	case 1H	case 2H	case 1 ²	case 2 ²
HSR for single keys	6.1	6.6	5.5×10	8.3×10
HSR for double keys	1.1×10	1.2×10	1.2×10^2	1.7×10^2
HSR for quad. keys	1.8×10	2.0×10	2.0×10^2	2.3×10^2

in μ sec

1H: 50% 語の表の70%の鍵を参照した時、HSRの平均実行時間

2H: 80%

1²; 2²は、PDP11の命令を利用して、ソフトウェアにより実行した時の平均実行時間

この値は、命令のステップ、デコード、実行、割り込みが生じた場合には、その処理時間を含まない(1H, 2Hの場合)

表2. HSRの平均実行時間