

## ALPHA—高性能LISPマシン

服部 彰 林 弘 秋元 晴雄 丹羽 雅司 品川 明雄  
篠木 剛 木村 康則 佐藤 公則  
(富士通研究所)

### 1. はじめに

我々は、高級言語マシンアーキテクチャの研究と大容量高速なLISP処理環境の提供を目的として、Mシリーズ計算機のバックエンド型LISPマシン「ALPHA」を開発したので報告する。

ALPHA の主な特徴としては、次のものがあげられる。

- (1) Mシリーズ計算機のバックエンド型マシン  
LISPマシンの高速性とその占有使用により、汎用機のTSS ユーザのレスポンスタイムを大幅に短縮すると共に、ホストの豊富なソフトウェア環境（大容量ファイル、ライブラリ等）を利用できる。
- (2) 仮想マルチス택 [1]  
マルチプロセスのための複数の仮想ス택をサポートするハードウェアス택を備えている。
- (3) 大容量記憶向きの実時間ガーベジコレクタ [1]  
部分空間単位に不要セルの回収を行い、大容量仮想記憶でも実時間処理ができるガーベジコレクタ
- (4) 言語仕様は、Mシリーズ上のUTILISP [2] とコンパティブル

以下、2節ではシステム構成、3節では言語処理系、4節では入出力処理系、5節ではハードウェア、6節では性能、7節では今後の予定について述べる。

### 2. システム構成

図.1にシステム構成を示す。LISPマシンALPHAは、専用

のアダプタを介してM-180 IIのBMC (Block Multiplexer Channel) に結合されており、M-180 IIをホストマシンとするバックエンド型マシンである。その入出力デバイスはM-180 II側に接続されており、M上の制御プログラムに依頼してユーザ端末、データファイル、ページングDASD等へアクセスする。

ALPHA のハードウェアは、LISP処理向きアーキテクチャをもつCPU、主記憶MSU、ALPHA を高い転送速度で結合する専用ADAPTER [3]、ALPHA のIMPL、診断等を行なうSVP (Service Processor) から構成されている。

ALPHA 側にはインタプリタ、コンパイラ、標準関数、ガーベジコレクタ等の言語処理系の他、M-180 IIから送られてきたキャラクタ列をLISPオブジェクトへ変換したり、その逆を行なうREAD/PRINT 関数等の入出力関数がある。

M-180 II側には、システム共通の処理（アダプタへの入出力処理、ALPHAからの要求の解析と分配、LISPシステムファイルやページングDASDやコンソールへのアクセス）を行なうALPHA 制御システムと、各ユーザ毎の処理（ユーザ端末、データファイルへのアクセス等）を行なうLISPコマンドプロセッサがある。[4]

ALPHA をユーザが使うには、OSIV/F4のTSS セッションを開設し、LISPセッション開設要求コマンドを入力すると、上記のコマンドプロセッサが起動されてALPHA と論理的に結合される。以後、端末ユーザはALPHA 上でUTILISP を会話的に使うことができる。

入出力処理の詳しい動作については、4節で述べる。

### M-180 II SYSTEM




図.1 LISP処理システムの構成

### 3. 言語処理系

ALPHA は、インタプリタ、標準関数、ガーベジコレクタ等をファームウェア化し、ハードウェアスタックやタイプ判定機能を有効に使って性能向上をはかっている。

#### 3.1 データ型とメモリマップ

ALPHA のLISP言語UTILISP のデータ型には、FIX-SHORT /LONG, FLOAT-SINGLE /DOUBLE, STREAM, CODE, REFERENCE, VECTOR, STRING, SYMBOL, LIST がある。ALPHA の主記憶のメモリマップを図.2に示す。




図.2 ALPHAのメモリマップ

ブリフィックス域	; ハードウェア使用域
DAT テーブル域	; 仮想記憶用の変換テーブル域
固定シンボル域	; システムで使うシンボル域
FIXED-HEAP域	; CODE, LCCW, LCCW用パラメータ, 入出力バッファ
一般HEAP域	; FIX-SHORT /LONG, FLOAT-SINGLE /DOUBLE, LIST, REFERENCE, VECTOR, STRING, STREAM, 一般シンボル
仮想スタック域	; 各プロセスの仮想スタック域

現在は、移動型ガーベジコレクタを用いており、一般HEAP 域がその回収対象である。

#### 3.2 インタプリタ

インタプリタはEVAL, FUNCALL とPROG, COND等の17種の特殊形式から構成されている。関数のタイプとしては、

MSUBR, MRSUBR, SUBR, EXPR がある。図.3にスタックフレームの基本構造を示す。FP (Frame Pointer) が示す語にはこのフレームの関数名、MPCS (Micro Program Counter Save) 域にはマイクロリターンアドレス、FPS 域には上位関数フレームのPPを格納している。PCS 域にはこの関数がSUBRの場合にマクロリターンアドレスを格納している。




図.3 スタックフレームの基本構造

以下、各関数タイプ及び特殊形式の処理について説明する。

- (1) MSUBR は引数個数が一定で、他の関数を呼ぶことのないマイクロ関数である。インタプリタはフレームは作らず、マイクロ専用のスタックを使ってMSUBR 本体へMicro Branch&Linkする。
- (2) MRSUBR は引数個数が可変か、他の関数を呼ぶことのあるマイクロ関数である。図.3 (b) のようにEVALフレームを流用してMRSUBR本体へMicro Branchする。
- (3) PROG, COND等の特殊形式の場合、EVAL は引数を評価せず、そのままそれぞれの特殊形式処理ルーチンへMicro Branchする。
- (4) SUBRはLAMBDA文をコンパイルしたものである。PCS 域へ現在のPC (マシン命令のProgram Counter) を格納し、EVALフレームを流用してSUBR本体へMicro Branchする。

(5) EXPRはユーザ定義関数のことで、EVALが引数評価の他、FUNCALLが本来行なうShallow-Bind、Bodyの評価、Shallow-Unbindも行い、処理の高速化をはかっている。

インタプリタの総ステップ数は、エラー処理も含めて約1.5 Kステップ。マイクロ組込関数は現在のところ140個約3 Kステップである。

### 3.3 マシン命令

ALPHAのマシン命令は基本的にはスタックマシンタイプのものであり、命令長は2, 4, 6 Byteの3種類がある。表.1にマシン命令のタイプと個数を示す。ALPHAは標準関数をほとんどファーム化しているので、それらを使った方がインライン展開するより高速な場合にはコンパイルコードからもそれらを使う。そのため、各マイクロ関数に対応する専用のマシン命令を備え、一般のマシン命令と同様のディスパッチ機構でマイクロ組込関数を起動できるようにしている。一方、LAMBDA文、MACRO文、特殊形式、及び関数引数を扱う関数はマシン命令列へコンパイルして高速化をはかっている。

命令タイプ	個数
LOAD関係	10
STORE関係	9
BRANCH関係	8
CALL/RETURN関係	8
BIND関係	5
STACK関係	5
MSUBR関数関係	73
MRSUBR関数関係	34
CATCH	1

表.1 マシン命令のタイプと個数

特徴的なマシン命令としては、TCALL、TMRCALL、CATCHがある。TCALL、TRCALLはそれぞれ、現フレームを流用してSUBR関数、MRSUBR関数を終端コールする命令で、通常のCALL命令の機能に加えて、現フレーム内の旧引数や旧ローカル変数を除去し、新引数を所定の位置へ移動する機能をもっている。そのため、次に示すLAPコードのようにフレーム作成命令が省略でき、関数コール/リターン処理が速くなる。

```
( MKF 関数名)
< 引数の評価code > < 引数の評価code >
( CALL 引数個数) ( TCALL n 関数名)
```

(a) 通常のコール手順 (b) 終端コール手順

CATCHは非Local-Exitに使う命令である。前述したように、特殊形式は一般にマシン命令列に展開されるが、CATCH形式だけは専用の命令が用意されている。この命令はCATCHフレームを作成し、そのPCS域へこのCATCH形式に後続する命令列の先頭アドレスを格納する。その後、THROW命令や関数THROW又はRTN命令でこのフレームへ制御が戻ってくる。これにより、非Local-Exit処理が完全にコンパイルされる。以下に、CATCH形式のLAPコードの一般形を示す。

```
< イ の code >
< イ > ( CATCH label )
( CATCH tag, args ) < tag の code >
< ロ > < arg1~n-1 の code >
( POP n-1 )
< argn の code >
( RTN )
label : < ロ の code >
```

(a) ソースの一般形 (b) LAPコードの一般形

### 3.4 コンパイルコード

SUBRは次の要素から構成されており、図.4にメモリ上で構造を示す。

```
Branch-Block ; 引数個数の不足をチェックするコード
Code ; コード本体
Quote-Vector ; このコードが参照するS式
Variable-Table ; シンボルを直接参照している命令オペランドの位置を示すテーブル
```

ALPHAでは高速化のため、マシン命令からQuote-Vectorを経由せずに大域変数やコールする関数名を直接参照している。そこで、ガーベジコレクタのためにこのVariable-Tableを用意している。

上記のコード本体は次のような手順になっており、図.5に示すスタックフレーム上で動作する。

- (1) デフォルト引数域のスペース確保
- (2) Special宣言された正規引数のShallow-Bind
- (3) デフォルト引数初期値の評価とBind
- (4) Lambda-Bodyの評価
- (5) リターン
- (6) エラー処理

上記(1)は対応する実引数がなかったデフォルト引数のためのスタック領域( $m + n - j$ 語)を確保するコードであり、(3)においてそれらの初期値を求め、Special宣言の有無によりShallow / Local-Bindしている。(4)において、Lambda-Body が1個か、又は最後のLambda-Bodyの場合には一般(関数がMRSUBR、SUBR又はEXPRで主Lambda変数にSpecial宣言がない場合)に前述の終端コールのコードになる。その場合には、(5)のリターン手順は不要になる。

図.5は、正規引数n個のうちk個、デフォルト引数m個のうち1個がそれぞれスペシャル宣言され、実引数がj個の場合のSUBRのスタックフレームを示す。FP(Environment Pointer)は最近のShallow-Bindブロック(Shallow-Bindされた変数名とその旧値の対からなるブロック)を示し、EPSは1つ以前のShallow-Bind ブロックへのリンクである。

変数の参照については、ローカル変数はFP相対でスタックアクセスし、大域変数は絶対アドレスで直接シンボルを参照する。





図.4 SUBRコードの構造



#### 4. 入出力処理系

UTILISP では入出力処理はストリームに対して行なわれる。外部ファイルの入出力処理を例として、その手順を以下に説明する。

##### 4.1 A L P H A 側の処理

###### (1) データセットとDD名の結合

基本的にはTSS のALLOCATEコマンドでM-180 II側で行なうが、関数ALLOCによりALPHA 側からM-180 IIへ依頼することもできる。

###### (2) ストリームとDD名の結合

関数STREAMにより、図.6のようなストリームを作成する。

###### (3) ストリームのオープン

関数INOPEN又はOUTOPENにより、図.7のようにLCCWとI/Oバッファを FIXED-HEAP 域から獲得してストリームへ結合し、M-180 IIへDD名データセットのオープンを依頼する。

###### (4) データ転送

関数TYI, TYO等により、I/Oバッファを介してM-180 IIとデータ転送する。

### (5) ストリームのクローズ

関数CLOSEにより、LCCWとI/Oバッファを解放し、M-180 IIにDD名データセットのクローズを依頼する。

ユーザ端末の場合には、(4)のデータ転送だけでよい。

上記の処理において、TSSコマンドの実行、データセットのオープン／クローズ、データ転送等の具体的I/O処理は、LCCW(図.8参照)にその要求をセットしてStart I/Oを発行することによりアダプタ経由でM上の制御システムに依頼される。

バイト 0	長さ
4	バッファ内の現在位置
8	バッファの先頭
12	バッファの終端
16	オープンのモード
20	デバイスのタイプ
24	DD名
28	最大レコード長
32	論理機番
36	LCCW キュー
60	予備

図.6 ストリームの構造




図.7 ストリーム、LCCW、I/Oバッファの結合

バイト

0	制御フラグ	論理機番
4	送出データ長	受信データ長
8		送出データアドレス
12		受信データアドレス
16	実送出データ長	実受信データ長
20		終了情報

図.8 LCCWの構造

### 4.2 M-180 II側の処理

ALPHA制御システムはALPHAからI/O要求を受取ると、そのLCCWを解析し、システム共通の処理(ページングDA SDのアクセス等)は自身のサブタスクで処理するが、ユーザ固有の処理はLISPコマンドプロセッサに処理を依頼する。(図.9参照)

LISPコマンドプロセッサはLCCWに従って次のような処理を行なう。

- (1) ユーザ端末への入出力処理
- (2) 外部ファイルへの入出力処理
- (3) TSSコマンドの実行
- (4) M上のプログラムの実行

これらの処理が終了すると、LISPコマンドプロセッサは終了情報をLCCWへ設定して、制御システム経由でALPHAに割込み、処理を終了する。

上記のように、I/O処理をLCCWという高いレベルで分割して処理することにより、ALPHA側のI/O処理のオーバヘッドが大幅に減少し、ALPHAのLISP処理の高速性を更に生かすことができる。




図.9 M-180 II上のALPHA制御システム

## 5. ハードウェア

表.2 (最後のページ) にハードウェア諸元を示す。又、図.10-a は CPU の主処理部、図.10-b は CPU のマイクロシーケンス制御部を示す。CPU の主処理部には 3 本のバス (A-BUS, B-BUS, Y-BUS) があり、各々 32 bit 幅である。又、この主処理部と乗除算器、入出力インターフェース、仮想スタックタグ、PSW、タイマー、SVP-インターフェース等の機能ブロック (図.10-a の EXTR) を結ぶ 32 bit 幅の EXT-BUS がある。

CPU はスタックアクセスと ALU / SHIFTER 演算を 1 マイクロ命令サイクルで実行することができ、この主ルートを高速化するためにスタックポインタレジスタを、PTR 1 個にした。そこで、複数のポインタを扱う際のオーバヘッドを減らすため、PTR 退避用レジスタ PTRS を設け、主処理部の制御とは独立に PTR と PTRS のスワップ操作を可能している。スタックはアクセスタイム 35ns の 4 Kbit メモリ素子を用いている。

図.10-bにおいて、OPM (OP code Memory) はマシン命令実行マイクロルーチンへのディスパッチメモリである。

BRTN レジスタは、MSUBR, MRSUBR の起動と、MSUBR 以外の関数のリターンに使われる。MSUBR はマイクロスタックをポップアップすることによりリターンする。

ALPHA は、処理部でのマイクロ命令の実行とシーケンス制御部での次マイクロ命令フェッチが並行して行なわれ、その上、条件付分岐の場合でも空サイクルなしに次マイクロ命令の実行が開始される。




図.10-a CPU 主処理部の構成




図.10-b マイクロシーケンス制御部

主なハードウェア機能について以下に述べる。

#### (1) マルチプロセス向きの仮想スタック (1)

複数のプロセス間でのハードウェアスタックのスワッピングオーバヘッドを減らすために、ALPHAは仮想スタック方式を採用している。

図.11 にPTR回路と論理アドレス変換回路を示す。新しい論理スタックアドレスが、PTRへ格納される時やPTRが更新される時、それを含むブロックがハードウェアスタックに存在するか否がチェックされる。その新しいアドレスの論理ブロック番号LNがPTR中のLNと比較される。もし両者が一致ならば、PTRの有効表示フラグVがリセットされ、これを用いてスタックアクセスするとトラップが発生する。そこでトラップハンドラはアドレス変換回路によりLNを対応する物理ブロック番号PNへ変換してPTRへ格納し、同時に有効表示フラグVがセットされる。スタックタグの各エントリはハードウェアスタックの各ブロックの論理スタック番号（プロセスに対応）LSNと論理ブロック番号LNを保持している。上記アドレス変換において、対応するブロックが不在の場合には、LRU回路により、あまり使われていないブロックが割付られ、トラップハンドラはそのブロックのスワップ処理を行なう。

#### (2) データ型判定

スタック又は主記憶から読み出したデータのタイプによってマルチウェイ分岐する機能をもつ。更に、A-BUSを通ったデータによりデータ型フラグをセットし、そのフラグにより条件分岐する機能ももっている。

#### (3) マシン命令サポート

6 Byte長のマシン命令先取りバッファを備え、マシン命令を命令レジスタへロードするのと並行して、その実行ルーチンへ分岐するディスパッチ機構をもつ。

#### (4) ストリング処理サポート

テキスト処理等にLISP言語を使うためにはストリング処理の効率も重要である。そこで、メモリ読出／書込データをアドレスバウンダリによりアラインする機構をもつ。

#### (5) 仮想記憶サポート


MSCはDATオペレーション機構と256エントリのTLBをもち、CPUはTLBフォールト、ページクロスの検出機構をもっている。

#### (6) 環境の退避、復旧の完全性

インタプリタや組込み関数をファーム化した高級言語マシンではマイクロ命令レベルで割込条件が発生

する。そのため、CPU内の全てのマイクロアクセス可能レジスタとマイクロスタック（ポインタも含む）の退避、復旧が可能になっている。


#### アドレス変換回路より



#### ブロック番号の一致チェック

V : 有効表示フラグ (1 bit)  
LN : 論理ブロック番号 (5 bits)  
PN : 物理ブロック番号 (2 bits)  
BA : ブロック内変位 (11 bits)

図.11-a スタックポインタ回路



V : 有効表示ビット (1 bit)  
LSN : 論理スタック番号 (6 bits)  
LN : 論理ブロック番号 (5 bits)

図.11-b スタックアドレス変換回路

マイクロ命令	CS容量	48bit × 16KW
	サイクルタイム 種類	152ns 5種類(演算、分岐、回路制御、即値、メモリアクセス)
	マイクロスタック	2語
主記憶	実記憶	4～8 MB
	アクセスタイム	456～608 ns
	データ幅	4 Byte
	仮想記憶	16MB
	DAT機構	TLB 256 エントリ
スタック	論理スタック容量	64KW
	ハードウェアスタック	8 KW
	語幅	4 Byte
	スワッピング	2 KW ブロック単位
	マルチプロセス機構	
レジスタ	汎用レジスタ	4 Byte
	命令レジスタ	4 Byte
	レジスタファイル	4 Byte × 16W
機械命令	命令長	2, 4, 6 Byte
	命令の種類	約 160種類
	命令先取りバッファ	6 Byte
乗除算器	単、倍精度乗除算	

表.2 ハードウェア諸元

## 6. 性能

インタプリタによる第2回LISPコンテストの関数の実行結果を表.3に示す。いずれも、GCの時間は含んでいない。この結果では、ALPHAはM-180 IIのUTILISPにくらべ1.1～1.4倍、DEC-2060のMACLISPに比べ5.3～5.5倍の性能である。

関数	実行時間	関数	実行時間
BITA	5	TARAI-3	44
	6	-4	824
	7	-5	22,437
	8	-6	824,377
	5	TPU	644
	6	-1	2,714
	7	-2	1,056
	8	-3	1,382
SORT-20	9	-4	189
-40	20	-5	5,512
-60	40	-6	1,045
-80	60	-7	995
-100	80	-8	677
	100	-9	
	709		

表.3 LISPコンテストの実行結果 (単位: ms)

## 7. おわりに

我々は、Mシリーズ計算機のバックエンド型LISPマシンALPHAを開発した。ALPHAは現在インタプリタで安定に動作しており、今後、以下のことを行なっていく。

### (1) 性能評価

- ・現在作成中のマシン命令、コンパイラの性能評価
- ・現在は一括処理タイプのガーベジコレクタを用いているが、更にページ単位の回収を行なう実時間ガーベジコレクタを作成し、評価する。

### (2) 仮想記憶

- ・上記実時間ガーベジコレクタと連係動作するページングスーパバイザの作成

### (3) マルチプロセス機能

- ・実時間処理や画面制御のユーザインタフェイス改善のため、仮想マルチスタック機構を使ったマルチプロセス機能を作成、評価する。

### (4) 直結のディスプレイ端末

- ・柔軟な画面制御のため、ALPHAにディスプレイ端末を直接つなぎ、フロントエンド化をはかる。

## 謝辞

日頃御指導いただき棚橋情報処理研究部長に深謝いたします。又、ALPHA制御システムの作成に多大な援助をいただいた小野氏、アダプタの設計に御援助いただいた上原ソフト1研室長、川戸氏、斎藤氏、広瀬氏に感謝します。

## 8. 参考文献

- (1) 服部、篠木、品川、林：高速リスト処理に適したアーキテクチャについて、情報処理学会 記号処理研究会資料18-9 (1982) .
- (2) Chikayama,T：“UTILISP MANUAL”，Tokyo University report METR 81-6.
- (3) 秋元、林、広瀬：LISPマシンALPHAのアダプタ、情報処理学会第26回（昭58前期）全国大会予稿。
- (4) 佐藤、秋元、品川、小野：LISPマシンALPHAの制御システム、情報処理学会第26回（昭58前期）全国大会予稿。
- (5) 滝、金田、前川：LISPマシンの試作、情報処理学会論文誌 Nov. 1979.
- (6) 後藤、井田、相馬：記号処理向き計算機FLATの構想、情報処理学会 記号処理研究会資料1-1 (1977) .
- (7) 日比野、渡辺、大里：LISPマシンELISの基本設計、情報処理学会 記号処理研究会資料12-15 (1980)