

FLATS 記号処理命令 (高連並列ハッシュ命令及び多倍長命令)

鈴木正幸 平木敬 清水謙太郎 佐藤三久 稲田信幸
東大理 電総研 東大理 東大理 理研

1. はじめに

本稿では、FLATS¹⁾のLISP拡張機構である次の2点に絞って報告する。

(1) hash 機構

- hash表を利用しE data型とdata構造
- hash型dataへの演算
- parallel hashing hardware
- hashing pipeline 処理

(2) 多倍長演算機構

- 多倍長整数のdata構造
- 多倍長演算用命令(BIGNUM命令)
- 多倍長演算の並列処理

これらの機構は、記号処理の高連化に大きく貢献することが期待される。

2. FLATS hardware 概要

Hardwareの構成を図1.に示す。CPUは3つのpipeline unit (I, V, D)より成り、各unitは独自のCacheによりdataが供給される。Iは命令の先読み、Vはoperandの先読み書込み、Dは命令の実行をおこなう。Pipelineの流れを図2に示す。命令は2clock cycleに1個実行される。Iは先読みと同時にCALL, RET, GOTOの先行制御をおこなう、これらの命令の実質実行時間は0になる。CALL, RETのstack操作はCによって処理される。

Cacheは命令用にI(容量8KB, CPU207 8byte), register(general, frame)用にV(6KB, 24byte(3port)), data用にD(32KB, 32byte-hash, 8byte)




Fig. 1. FLATS 構成図




Fig. 2 Pipeline の Flow




Fig3. CPU D unit

が用意されている。Cache に対するアクセスは論理addressによっておこなう。

MCU(Memory Control Unit)は Cache と Channel からの memory へのアクセスをおこなう。Address 変換、Page 表の管理もあわせておこなう。

Main Memory はアクセスタイム 270n の MOS DRAM, 16MB 実装の予定。

本稿で述べる hash と多倍長演算の高速化は主に D unit によっておこなわれる。(図3の太黒線部が特に関与) D の内部は、Memory/List 処理部、pointer/index 処理部、演算処理部、Hash 処理部より成る。D は約 250 bit の水平型 micro-program²⁾ によって制御される。D 内の各部はかなり独立に動作できることを利用して、hash 命令、BIGNUM 命令ではその並列処理により、高速化を実現している。

3. Data Type と Data 構造³⁾

FLATS で hardware によりサポートされる(実行時 tag check, memory access check) data type を図4に示す。これらは、Standard LISP が提唱するものに AMT (Associative Mapping Table), CAT (Content Addressed Table), Bit Vectors, BIG-FLOAT を付加し、それぞれの unique 表現としての H type を導入したものである。⁴⁾

AMT (図5-①), CAT (5-②), HTT (5-③), BIGINT (5-④) に data 構造を示す。HTT は H type を生成する際に検索される表である。

可変長の data (list を除き) は Memory の access 範囲を実行時に check するため descriptor (cb, l) の対、cb は base, l は limit (hash 表の時は size) address) を通して access される。(図5-④)。

AMT/CATを検索するには、keyと呼ばれるH-typeのdataを使用する。keyは登録される際に、頭2bitをoccupied/empty/deletedを表現するために用いる(図5-5)

HTTの場合は、頭1bitを次のために用いて、残りをvkey(virtual key)とH-type dataへのpointerとして使用される(図5-6)。

Hash表を指すdescriptorは、表の状態を表わすfield(enc)をもっている。その意味は、rehash: H-typeのrelocationによりhash表が無効となり、rehashをおこなう必要あり。frozen: hash表を順検索中であり、書き込みを禁止する。trap: 独自のhashingによって作られたhash表であるため、Softで処理すること示す。

BIGINTは、2's complement表現

$$A = -S \cdot (2^{24})^n + \sum A_i \cdot (2^{24})^i$$







Fig. 4 Data Types





① AMT data 構造 ② CAT data 構造 ③ HTT data 構造 ④ BIGINT data 構造 (vector)




5-5 descriptor 構造



5-6 AMT/CAT key 構造



5-7 HTT vkey



		GET	PUT	REM	LISP
AMT	key ∈ AMT	T	NIL (分岐)	NIL (分岐)	集合演算 (flag)
	key ∉ AMT	NIL (分岐)	T	T	
CAT	key ∈ CAT	uvalue	NIL (分岐)	NIL (分岐)	p-list演算
	key ∉ CAT	NIL (分岐)	T	T	

Fig.6 AMT/CAT 演算

()...命令での実現

を採用している。BIGINT への access は register 上の descriptor によっておこなわれる (hash 表は rehash があるために、register にあげることほできない)。

収容の問題がある。AMT/CAT は値があるため (名前との切離し) にこれらの問題解決と、hash 表による implement による高速化がなされている。

4. Hash 命令と Hashing

4-1. AMT/CAT 演算 5)

全ての key ∈ H-type, value ∈ ANY に対して図5の様に演算が定義される。命令としては、T/NIL の扱いに分岐が用いられている。LISP では AMT が flag に CAT が p-list に対応する。但し flag / p-list が一つの symbolic atom に対して1つしか定義できない (名前がつけられる) ため、key の衝突、副作用、回

4-2. Hashing hardware

Hashing を速くおこなうため hardware のサポートとして、parallel hashing と unit 内の pipeline (CPU 全体とは区別される) がある。

4-2-1. Parallel Hashing 6)

Hash 表の 8 つの entry を同時に読み出し、与えられた key と比較をおこなうことで効率を上げるものである。図7に示す様に、Cache が 8 つの bank に分




Fig.7 Parallel Hashing Hardware

かれており、各bankにCE部(頭2bit)と与えられたkeyとのbyte毎の比較回路を備えている。Cacheより出力されるCE部7とByteMatch部3がHash Unitにより解析され、Match/Empty情報とそのaddressが出力される。

Parallel hashingによる効率向上については文献(6)を参照されたい。

4-2-2. HashingのUnit内Pipeline処理

HashingのUnit内の処理を図8に示す。Hashingは次の3つの処理
 ① Next address生成($\Delta h + Ri$) --- AALU
 ② Parallel search --- Cache
 ③ Match/Empty address生成 --- Hash
 より成る。それぞれを処理するunitの前後に4つのpipe line registerがある。このpipelineは真中のCacheのreadに同期して玉つきされる。Cacheがmissしないう限り、毎cycle parallel hash searchをおこなう。

4-2-3. Hcodeの生成とH₀

与えられたkeyより、いかに良い(hash表に一様に分布する)H₀をつくるかは、load factor(α)に対するsearch回数に大きく寄与する。(特に α の大きなところ)

AMT/CATに対するhashingでは、最初にdescriptorの読み出しをおこなうため、この間に以下の手順でH₀をつくり出す。

- key(29bit)よりbit shuffle回路、adderにより24bitの2つ数を作る。
- この2つの数を掛けあわせ、中の28bitをhcodeとする。28bitのうち上位7bitがukey, 21bitがh数としてみて、normalizeされたindex値とする。
- hash表のsizeと上述のindexを掛け、最初a hash address(H₀)を定める。

hcode生成algorithmは、keyからhcodeへの各bit依存性、bit間の相関による検査で良い結果が得られている。

4-3. Algorithm

4-1, 4-2で説明したhardwareによるhashingのalgorithmのflowを図9に示す。Wの2つのstateはCacheのmiss hitの解消を待つstateである。HC stateでhcode生成とdescriptorのread, HA stateでdesc.のenc-fieldのcheckをおこなう。いづれかのbitが1つていれば異なるtrapを起す。REQ stateでNextの準備とParallel read要求を出す。HASH stateではNext準備と




Fig.8 HashingのPipeline化

Parallel read と Hash Logicをおこなう。Hashingの終る条件は、Match, Emptyの他に、hash 回数 overflow がある。回数による分岐は、命令を一定時間内に終るまたは trap させるためと、Hash 表の詰まり具合を擬似的に検出し、表を大きくする(rehash)きっかけに利用するためである。この flow 中の Hash state に対する micro program を Appendix 1 に示す。




Fig9 Hash Search Flow

4-4. HTT (H-type Table)

HTT はある data が既に unique 表現として存在するかを示す hash 表である。例えば (A, B) を Htype にしければ、(今 A と B は Htype とする) A と B より hcode をつくり、HTT を search する。この際に key としては ukey が使われる。Match がなければ、(A, B) に対する Htype の data をつくり、ukey とともに登録する。Match あれば、equal で data 構造を比較する。この際に使用される hashing も ukey による比較を除き、AMT/CAT と同じに実現されている。

5. BIGNUM 命令

BIGNUM 命令は、主として多倍長数を速く処理するために使用される。Unit において、Memory access, 演算, index 演算が同時に動ける事を利用し、macro 命令レベルで pipeline をおこなえる様に設計されている。Unit の各 unit の働きを図に示す。

後に説明する様に AALU の制御を macro 命令より micro の pattern を供給することで実現している。

5-1. Descriptor に対する演算

まず descriptor を (b, l) で表わす。b は base, l は limit である。BIGNUM に対する access はこの (b, l) の b から l のいずれかに制限する。(通常の vector 命

b: descriptor base
l: descriptor limit

Unit	CACHE	Z ALU	X ALU	A ALU
	Memory op	DESC. OP	Branch. op.	+ , - , * , / , >> , << .
	Nop	Nop	Nop	$\text{op} \left(\begin{matrix} \text{ACC} \\ \text{DRR} \\ \text{VR} \end{matrix} \right)^2$
	Get (M(b, l))	Cut (b ← b+1)		
	Put (M(b, l))	Trim (l' ← l+1)		

Fig.10 BIGNUM 命令時の Unit 動作




Fig.11 BIGNUM命令 format

命令では index によって access するがこれでは address 計算に 1 cycle 費やす。access と同時に $(b \leq l)$ である事を check する。 (b, l) に対して次の 2 演算を定義する。

$$\begin{cases} \text{CUT: } (b, l) \leftarrow (b+1, l), \text{ Mem}(b) \text{ access} \\ \text{TRIM: } (b, l) \leftarrow (b, l-1), \text{ Mem}(l) \text{ access} \end{cases}$$

5-2. BIGNUM 命令


BIGNUM 命令は図 11 に示す様に 2 語で表わされる。第 1 語は通常の命令で OP 部では $\{ \text{NOP, GET, PUT} \}$ と $\{ \text{NOP, CUT, TRIM} \}$ を与える。desc 部が入出力 2 語 register。次の 8 bit は BIGNUM 命令であることを示し、最後に jump が入力 register を与える。

第 2 語目が AALU を制御する CS の pattern であり、BIGNUM 命令の実行中は AALU に関する CS の扱いにこの語が使用される。最初の 2 bit で演算入出力の sign と pipeline register の書き込みを指定し、input 部で AALU につながらる A, B bus の選択指定、output 部で pipeline register の書き込み data の選択、func 部で AALU に対する演算を指定する。

命令に要する clock 数は GET 系で 2, PUT 系で 4 に決まっている。

5-3. BIGNUM 命令による多倍長計算。まず多倍長乗算について、通常 index 型と BIGNUM 命令によっておこなう場合

時間: 2 3 2 2 3 2 3 計.17



時間: 2 2 4 計.8




Fig 12. BIGNUM 命令(下)と NORMAL 命令(上)による多倍長乗算比較

合を図12に示す。箱の上の数字は各演算に要するclock数である。BIGNUM命令によるものの時間が約1/2になっている。BIGNUM命令はstep(n)で(n+1)には要となるoperandのreadをやると同時に(n-1)で用意されたoperandによって演算をすることが可能であるため、命令間に渡るpipelineを可能としている。

命令間に渡ってpipelineをおこなうため、命令から見えるpipeline registerを必要とする。これにはACCとDRR(Memory read register)をあてている。

6. まとめ

FLATSのhashing機構とBIGNUM命令について報告した。

hashingについては、softでおこなうと煩雑なhcode等の計算がhardでは速く効率よく求められる。またhardによる並列性がうまくおこなえることを示した。

BIGNUM命令の導入によって多倍長計算が速くなることを示した。BIGNUM命令は多倍長計算だけでなく、広い応用が期待できる。

Reference.

- [1] E. Goto, T. Soma, N. Inada, T. Ida, M. Idesawa, K. Hiraki, M. Suzuki, K. Shimizu, B. Philipov: "Design of a Lisp Machine - FLATS, Proc of LISP Conf. 1982.
- [2] K. Hiraki, FLATS Manual, FLATS PROJECT REPORT 1981.
- [3] N. Inada, Specifications of the data types and the data structures for FLATS, FLATS PROJECT REPORT 81-02.
- [4] E. Goto, M. SASSA, Y. Kanada, "Algorithms and Programming with CAMs." Tech. Reprt. Univ. of Tokyo. 78-05
- [5] M. Suzuki, N. Inada, E. Goto, "Associative Data Structure and their Applications, 数理解析研講究録 363, 1979
- [6] T. Ida, E. Goto, "Performance of a Parallel Hashing Hardware with Key Deletion, Proc. IFIP Congress 77, North-Holland 1977.

```

GAMT.MEVO=      } ACCH hash address (hi)
GAMT.MEUI:      } ACCL search count
; Advance
  DVAWR = DONEWRT           ; if DONE, then advance
  DASEL = HA
  ACCLSEL = AALU           ; ACCL <- ACCL+1 ;count
  ACCLWR = WRT
  ACCHSEL = AALUH         ; ACCH <- ACCH-8 ; HI
  ACCHWR = WRT
  HADDRWR = WRT

  MEUWR = WRT
  LHASEL = MATCH          } ← Hash Logic Unit a 指定
  HTABLEMODE = AMT
  LHMCT = PUT

; Count overflow condition.
  NXOSEL = HASHOVF        ← overflow条件の設定

; VWL <- address found. Not need for GETAMT (Found Address latch)
  VWLTAGG = TADDR
  VWLTSEL = VWLTAGG       VWLSEL = SINGLE   VWLISEL = REG
  VWLRWR = WRT
  REGSEL = LHA

; Parallel read request
  DC = HASH
  MRQ = SA                DDTSWP = NORMAL    DBSWEN = ENB

; Next hashing preparation. (hi+sk)
  HASHMODE = HASH         ; Hi--
  AINHSEL = ACCH          AINHENB = ENB
  FUNC = '5               ; count--
  AINLSEL = ACCL          AINLENB = ENB
  BINLENB = DIS

; Wait
  BRCT = BRWT             ← 分岐制御
  DWAITCT = BW            ← wait制御

$
  NXBR = HSR              ← μ分岐Type ← 次state
;
;   !((DMEV) V&!((DME) D&!((MEV) (VD)&!((ME) M E
  NXST = GAMT.WSAZW, GAMT.OV0, GAMT.MEUI, GAMT.OVI, GAMT.M, GAMT.E
$

```

Appendix 1. GETAMT micro.例. (1 stateのみ)