

# シーケンシャルPROLOGマシンPEKの アーキテクチャとソフトウェアシステム

田村直之、和田耕一、松田秀雄、小畑正貴、  
金田悠紀夫、前川禎男 (神戸大工学部)

## 1. はじめに

本稿では、我々が現在設計・開発中のPrologマシンPEKのアーキテクチャおよびソフトウェアシステムについて報告する。

PEKはPrologのプログラムを高速に実行するためのアーキテクチャの研究を目的としたProlog専用マシンである。

シーケンサおよびALUにはビットスライスLSI (AMD社のAm2909A, Am2903A) を使用し、インタプリタのマイクロプログラム化を行なう。また特に次の3点

- (1) multi environment の実現
- (2) unification 処理
- (3) backtracking 処理

を中心にハードウェア化を進め、Prologプログラムの高速実行を目指している。

## 2. 設計方針

PEKはPrologのプログラムを高速に実行するためのアーキテクチャの研究を目的としたProlog専用マシンである。マシンの規模は研究室レベルで実現できる程度におさえ、そのかわりに早期完成をめざすことにした。Prologの言語仕様としては、Edinburgh版と同程度のものを考えている[1]。その他の点については以下のような基本方針をとった。

- マイクロプログラム制御方式
- シーケンシャル実行
- インタプリタ + コンパイラ
- Structure Sharing

Prologコンパイラは最終的にはマイクロコードにまで翻訳する予定である。

Structure Sharing が Copying かについては各種の議論が報告されているが[2]、PEKではStructure Sharing方式を採用し、オーバーヘッドが予想される部分については専用ハードウェアにより高速化することにした。

以上のような基本方針のもとで、ハードウェア化が有効だと思われる次の3点を中心に設計をすすめた。

- multi environment の実現
- unification 処理
- backtracking 処理

### 2.1 multi environment の実現

◦ Edinburgh版Prologでのローカルスタックに相当するメモリを用意し、ベースレジスタ +0 ~ +255 の範囲を1マイクロ命令でアクセスできるようにする。

### 2.2 unification 処理

◦ データバスを14 (frame部) + 20 (term部) の計34ビット巾とし、molecule単位でのデータ処理を可能にする。なおterm部は4ビットのtag部と16ビットのvalue部から成る。

◦ unification時に2つのstructure (skelton) を並列して読みこめるように、アドレスレジスタとデータレジスタを2つつ用意する。また、連続データの高速readを可能にするため、データレジスタからデータを読みこむと自動的に次アドレスのデータreadを開始するようにしておく。

◦ moleculeを格納するための2つのレジスタおよびマッチング用の回路を

設ける。マッチング回路は2つの molecule の term 部の比較結果に及じて16通りの multi way jump を行なうためのものである。

- 変数セルのアドレス計算を自動的に行なうためのハードウェアを付加する。すなわち2つの molecule 格納用レジスタのどちらか一方の frame 部14ビットと term 部の下位8ビット(変数のインデックス値)の合計をポインタとして、グローバルスタックをアクセスできるようにする。どちらをポインタとして選択するかはマイクロ命令中の1ビットで指定する。

### 2.3 backtracking 処理

- トレイル作業を自動化する。すなわちグローバルスタック中の変数セルへ値を書きこんだとき、その変数セルへのポインタ値をトレイルスタックへ自動的に push しておく。
- アンドゥ作業を自動化する。アンドゥ用のサブシーケンサを用意し、メ

インのシーケンサの動作と並列して、アンドゥ処理を行なえるようにする。

### 3. 全体構成

システムの全体構成を図1に示す。PEKはホストプロセッサMC68000と共有メモリおよびコマンドレジスタを介して結合されている。ホストプロセッサはPEKの立上げを行ない、実行時には入出力をサポートする。またすべてのソフトウェアはホストプロセッサ上で開発する予定である。Prologプログラムの読みこみなども、できるかぎりホストプロセッサ上で行ない、ゴール文の実行時のみPEK側に制御が移るようにする。

Z80はホストプロセッサの入出力装置としての役割りを果たす。





図1 システムの全体構成

## 4. PEKのハードウェア

PEKのハードウェア構成を図2に示す。

PEKではシーケンサとALUには市販のビットスライスLSI、AMD (Advanced Micro Devices) 社のAm2909AとAm2903Aを採用した[3]。WCSは96ビット×16K語ごアクセスタイムは55ナノ秒である。内部バスはRバス、Sバス、Yバスの3バス構成であり、すべて34ビット中のデータを転送できる。これらのデータは14ビットのframe部と20ビットのterm部にわかれており、またterm部は4ビットのtag部と16ビットのvalue部から成っている。



ALUも同様に3つのフィールドにわかれており、演算結果のフラグやレジスタファイルへの書きこみはフィールドごとに独立している。

以下では、各ハードウェアモジュールの説明をおこなう。

### 4.1 CCU

シーケンサにはAMD社の4ビットスライスAm2909Aを4個使用している。WCSは96ビット×16K語、アクセスタイムは55ナノ秒である。また、マイクロ命令の実行サイクルは120~400ナノ秒となっている。

### 4.2 ALU

ALUにも同じくAMD社の4ビットスライスAm2903Aを9個使用している。これらは3つのフィールド、すなわち16ビットのframe部(上位2ビットは外部と接続されていない)および

4ビットのtag部と16ビットのvalue部にわかれており、独立にフラグがセットされる。レジスタへの書きこみも独立して指定できる。また、レジスタファイルは16語を外付けして計32語に拡張してある。

### 4.3 内部バス

Rバス、Sバス、Yバスの3バス構成であり、すべて34ビット中でmolecule単位のデータ転送を可能にしている。

### 4.4 バイパス

Rバイパス、Sバイパスの2つがあり、データをALUを通さずにYバスへ高速転送できる。

### 4.5 シフタ

左シフタと右シフタの2つがある。それぞれ、term部(下位20ビット)のデータをframe部(上位14ビット)へ、frame部のデータをterm部へシフトするのに用いる。

### 4.6 コマンドレジスタ

入力用(ICR)と出力用(OCR)の2つがあり、ホストプロセッサとのコマンドのやりとりに使用する。


### 4.7 共有メモリ

ホストプロセッサとの共有メモリ(20ビット×32K語)で、構造体データ(skelton)の格納やホストプロセッサとの通信用に用いる。PEKからは2つのアドレスレジスタAD1、AD2および読みこみレジスタRD1、RD2、書きこみレジスタWR1、WR2を通してアクセスする。連続したアドレスのデータの読みこみを高速にできるように、RD1あるいはRD2からデータを読みこむと自動的にAD1あるいはAD2をインクリメントして次アドレスのデータの読みこみを開始する。

### 4.8 プロセスメモリ

20ビット×16K語のメモリであり、プロセスの管理情報およびローカル変数の格納に用いる。PBRという専用のベースレジスタを持っており、

図 2. PEK のハードウェア構成



PBR +0 ~ +255 の範囲を 1 マイク  
ロ命令でアクセスできる。

#### 4.9 ハードウェアスタック

34ビット × 4K語のスタックメモリ  
であり、ユニフィケーション処理など  
で局所的に使用する。

#### 4.10 マッチング回路

2つの molecule 格納用レジスタ FT1、  
FT2 の term 部 (TR1 と TR2) 中の tag  
部と value 部の比較結果により 16通り  
の multi way jump を行うための回路だ  
る。

#### 4.11 グローバルスタック

34ビット × 16K語のメモリであり、  
グローバル変数の値の格納に用いる。  
FT1 の frame 部 (FR1) 14ビットと te  
rm 部 (TR1) の下位 8ビット (変数の  
インデックス値) との合計、あるいは  
FT2 での FR2 と TR2 の下位 8ビットの  
合計のどちらかをアドレスとしてア  
クセスされる。どちらを選択するかはマ  
イクロ命令中の MUX のフィールドで自  
由に指定できる。また、現在選択して  
いる変数セルの内容が undef かどうが  
示すためのフラグが用意されている。

#### 4.12 トレイルスタック

14ビット × 16K語のスタックメモリ  
で、代入のあったグローバル変数のセ  
ルアドレスを保存しておくために用い  
る。この作業はハードウェアにより自  
動的に行われる。すなわち、グローバ  
ルスタックへの書きこみ時には、その  
セルアドレスが自動的にトレイルスタ  
ックへ push される。もちろん、トレイ  
ルスタックへの push なしにグローバル  
スタックへ書きこむことも可能である  
(マイクロ命令中での指定による)。

#### 4.13 アンドゥ回路

アンドゥ動作、すなわちグローバル  
変数の値を undef 値に戻す動作を、指  
定された回数だけ自動的に繰り返して  
行うための回路である。これは undo  
counter へ回数を書きこむことにより


起動される。あとはメインのシーケン  
サの動作とは完全に並行に、サブシー  
ケンサがトレイルスタックから pop し  
たグローバルスタックのアドレスに  
undef 値を書きこむ動作を繰り返す。  
アンドゥ動作の終了はフラグにより判  
断できる。

## 5. マイクロ命令

図3にマイクロ命令のフォーマット  
と各フィールドの名称を示す。

WCS は 96ビット × 16K語であるが、  
最上位の 4ビットはハードウェアのデ  
バッグあるいは評価用に使用するので、  
実際の命令部分は 92ビットである。

ビット 91 ~ 78 の 14ビットはシーケン  
サ関係のフィールドであり、特にビッ  
ト 78 の OR E が multi way jump 用のも  
のである。ビット 77 ~ 47 の 31ビットは  
ALU 関係のフィールドとなっている。  
ビット 46 の MUX は 2つの molecule 格  
納用レジスタ FT1、FT2 のどちらによ  
るものをグローバルスタックのセルア  
ドレスとして使うかを指定するための  
フィールドである。ビット 45 ~ 42 の 4  
ビットはそれぞれトレイルスタックお  
よびハードウェアスタックのクリアあ  
るいは自動 push/pop モードへの切換  
用のフィールドである。ビット 41 ~ 28  
は 3つのバスのソースあるいはデスティ  
ネーションを示すためのものであるが、  
Yバスのソース指定にはバイパスのコン  
トロールや右シフタのコントロール  
も含まれている。また、Sバスのソー  
ス指定についても左シフタのコントロ  
ールが含まれる。ビット 27 ~ 20 の 8ビ  
ットはプロセスメモリのベースレジスタ  
PBR に対するオフセット (+0 ~  
+255) 用のフィールド、ビット 19 ~  
0 の 20ビットは左シフタを通して Sバ  
スに出すイミディエイト値を示すた  
めのものである。



91 - 89	3	CYC	Cycle Length Control
88 - 83	6	FMUX	Flag Multiplexer Control
82 - 79	4	S1,S0,FE,PUP	Sequencer (Am2909A) Control
78	1	ORE	Or Enable Address Source
77 - 75	3	EXTWE	External Register Write Enable
74 - 72	3	RWE	Register Write Enable
71 - 68	4	SC	Shift Control
67 - 66	2	CC	Carry Control
65	1	CEM	
64	1	EA	ALU (Am2903A) EA
63 - 60	4	RB	ALU Register B
59 - 56	4	RA	ALU Register A
55 - 47	9	I8-0	ALU Function
46	1	MUX	Multiplex Global Stack Address Source
45	1	CLR-T	Clear Trailing Stack
44	1	PUSH-T	Auto Push Trailing Stack
43	1	CLR-H	Clear Hardware Stack
42	1	AUTO-H	Auto Push/Pop Hardware Stack
41 - 38	4	YD	Y-bus Destination
37 - 35	3	YS	Y-bus Source
34 - 32	3	RS	R-bus Source
31 - 28	4	SS	S-bus Source
27 - 20	8	OFST	Offset to Process Base Register
19 - 0	20	IMM	Immediate Data

図 3.  
マイクロ命令の  
フォーマットと  
各フィールドの  
名称

## 6. PEKのソフトウェア

PEKで実現する Prolog の言語仕様としては、Edinburgh 版 Prolog と同程度のものを考えているが、詳細については現在設計中である。ただし当初はグローバルスタックのガベージコレクションや、テイルリカーション処理、コンパイラなどはインプリメントせず、できるだけ単純な構成の処理系を作成する予定である。また、述語の定義処理やパーシングなどはできるかぎりホストプロセッサ側で実行し、ゴール文が入力された時のみ PEK 側に制御を移すことにする。これは PEK 上でのソフトウェア量を減らすためである。


### 6.1 データ構造

データは 4 ビットの tag 部と 16 ビットの value 部から成る。現在考えている tag は以下の 9 種である。

- integer
- literal atom
- undef
- global variable
- local variable
- void variable
- structure (term)
- structure (list)
- end of structure


Edinburgh 版では、list は cons を functor とする term で表現されている

が、PEKではlistを別扱いし、メモリサイズの縮小および構造体へのアクセス回数の減少をはかる。すなわち、listを可変長のtermとみなし、listの終端にはEOS (end of structure) というtagのついたセルを1つ余分に付け加える。



EOSかどうかは共有メモリのリードレジスタ (RD1, RD2) から実際に値を読み出さなくてもフラグ (EOS1, EOS2) で判断できるようになっている。

通常のtermについてもlistの場合と同様の構造とし、可変長にする。



## 7. おわりに

本稿では、PrologマシンPEKのアーキテクチャおよびソフトウェアシステムについて述べた。

PEKはPrologの高速実行に不可欠なunificationあるいはbacktracking用のハードウェアを備えている。またmulti environment用のプロセスメモリも、ソフトウェアの軽減および実行の高速化に役立つと思われる。

本マシンは、現在ハードウェアの製作中であり、ソフトウェアについても設計・開発を進めている。

## 参考文献

- [1] D.H.D Warren: Implementing Prolog — compiling predicate logic programs. D.A.I Research Report No. 39, No.40, 1977.
- [2] 島津秀雄, 小長谷明彦, 中崎良成, 梅村義: Shape Upにおけるコピー方式とシェアリング方式の考察. 情報処理学会第26回全国大会 6D-9, 1983.
- [3] The Am2900 Family Data Book. Advanced Micro Devices, Inc.
- [4] 金田悠紀夫, 和田耕一, 田村直之, 小畑正實, 松田秀雄, 有尾隆一, 小林久和, 前川禎男: PrologマシンPEKの全体構成. 情報処理学会第27回全国大会, 4P-6, 1983. (発表予定)
- [5] 和田耕一, 田村直之, 金田悠紀夫, 小畑正實, 松田秀雄, 有尾隆一, 小林久和, 前川禎男: PrologマシンPEKのハードウェア構成. 情報処理学会第27回全国大会, 4P-7, 1983. (発表予定)
- [6] 田村直之, 和田耕一, 金田悠紀夫, 小畑正實, 松田秀雄, 有尾隆一, 小林久和, 前川禎男: PrologマシンPEKのソフトウェア構成. 情報処理学会第27回全国大会, 4P-8, 1983. (発表予定)